设计存储器寄存器的方法和系统技术方案

一种用于设计寄存器布图的系统和方法。根据本发明专利技术的一些实施例，技术规格结合项目规格以形成一组项目特定布图约束。该项目特定约束可用于形成布图。

【技术实现步骤摘要】

本专利技术总体涉及集成电路设计领域。更特别是，本专利技术涉及使设计和 布图定制存储器寄存器的过程至少部分自动化的系统和方法。
技术介绍
先前基于真空管制造电子计算设备(例如计算机)。后来半导体器件 代替真空管，在半导体器件中，第一分离的半导体器件在每个设备基底上具有一个晶体管。随后半导体制造技术的改进使得可以以集成电路(IC)形式将多个晶体管放置在单个基底上。作为该集成的结果，使得更多的独 立的功能和复杂系统成为可能。第一小自集成电路(SSI) IC在单个芯片上具有非常少的器件二 极管、晶体管、电阻器和电容器(没有任何电感器)，这使得可在单个器 件上制造一个或多个逻辑门。进一步制造计算设备利用了大规模集成 (LSI)IC，其在单个IC上具有至少一千个逻辑门。对基于计算设备的LSI的自然后继为基于计算设备的超大规模集成电 路(VLSI-在一个芯片上有数以万计的门)。当前的IC制造技术已经远 远超过了该特征，而且今天的微处理器具有数百万的门和数亿的单个晶体 管。因此，VLSI电路的设计过程从较简单的过程^A成为现代的复杂集成 电路，在所述简单的过程中，初始时将较少的电路置于电路布图，在所述 现代复杂的集成电路中，采用计算机辅助设计(CAD)实现电路布图。今天的VLSI电路通常由许多不同的同步电路组成。同步电路特征在 于由许多交织在逻辑器件的元件之间的存储设备组成。这样的存储设备通 常称为锁存点，或者当指示多组多存^i殳备时，称作寄存器。寄存器为同 步组件，通常以通过整个电路或者一部分电路进入的整体时钟信号调 整其活动，集成VLSI电路全定制设计方法指形成通常对速度、功率或者面积(当 与标准元件设计比较)非常优化的集成电路。另外，全定制的电路通常由 多种不同规格的寄存器组成。根据现有技术的当前状态，制造全定制的存储器寄存器布图的步骤包括I. 确定寄存器存储器尺寸(例如数据位的量)。II. 确定寄存器输出驱动功率(即输出的最大电流)。III. 确定寄存器的LCB (本地时钟緩冲器)。IV. 定义各种特征，例如可测试性和物理几何学。V. 手动形成电路的完整逻辑设计和电设计。现有形成全定制寄存器的方法要求设计者手动进行上述步骤，同时考 虑形成的寄存器所必须符合的所有规格。 一旦形成全定制的寄存器，则将 其加入可使其他{殳计者可以利用(即从该库采用已经制成的寄存器)的寄 存器库。但是即使编译了大寄存器库，也很少能覆盖项目的整个可能定制 寄存器规格的范围。因此，现有库寄存器的规格中每个小的变化都需要形 成新的定制寄存器设计。可将用于设计全定制存储器寄存器的信息划分为三类I. 技术规格一该组由如下数据元件组成，如晶体管尺寸和特征、金属 互联规则和制造网格。II. 项目方法规>格一该组由如下数据元件组成，如每个寄存器的最大 位数、标准的寄存器布图拓朴、逻辑和电工作计算方法和时钟信号分 布方法。III. 定制规格一该组是指设计者考虑到他/她期望形成的寄存器而具有 的特定要求，并由如下数据元件组成，如数据位数、时钟底板(clock bay) 位置和尺寸、寄存器锁存类型(例如主从、边沿触发、电平灵敏)、信号 驱动强度、极性(例如反向输入、反向输出)、电源位置、LCB (本地时钟緩冲器尺寸)、时钟信号结构和时钟信号电容负载、可测试性选项(例如扫描链、扫描方向、abist)和布图中的数据流方向。在通用电路设计内形成和集成全定制的寄存器设计是全部过程中主要 的耗时阶段。需要设计定制寄存器的一种改进方法和系统。
技术实现思路
根据本专利技术的一些实施例，提供一种自动化设计存储器寄存器的方法 和系统。形成和设计存储器寄存器的初始步骤在于，根据本专利技术的一些实 施例，将与寄存器相关的项目和技术规格数据输入或者以别的方式存储在 基于计算机的系统内。而根据本专利技术的其它实施例，由于给定项目的项目 和技术规格数据可用于设计/形成与给定项目相关的几乎所有存储器寄存 器。根据本专利技术的一些实施例，技术规格和项目规格的组合可形成一组项 目特定布图约束。根据本专利技术的一些实施例，可将用于形成存储器寄存器的通用规则计 算机化，并将其存储在通用寄存器形成规则数据库中。根据本专利技术的一些实施例，可根据项目特定布图约束修改通用寄存器 的形成规则。根据本专利技术的一些实施例，所修改的通用寄存器形成规则可以称为技 术项目规格布图规则。根据本专利技术的一些实施例，组合技术项目,布图规则的存储器寄存 器的定制规格可以被自动累加和处理到存储器寄存器的全定制布图。^L据本专利技术的一些其它实施例，可预先将项目g和/或才支术M^存储 在该系统中。根据本专利技术的一些实施例，可从寄存器的定制皿、寄存器的项目规 格和寄存器的技术规格自动获得用于存储器寄存器的全定制设计的一些参 数。根据本专利技术的一些实施例，用于形成存储器寄存器的修改通用规则可称为一组设计全定制存储器寄存器的规则，其考虑从技术规格和项目 获得的约束。根据本专利技术的一些其它实施例，输出可以是存储器寄存器的完全物理 设计。而根据本专利技术的其它实施例，输出可以是描述集成电路中存储器寄 存器集成的布图和/或逻辑示意图和/或符号图。根据本专利技术的一些实施例，可将存储器寄存器的布图包括在将根据本 专利技术一些实施例形成的软件代码中，而根据本专利技术的其它实施例，可重复 利用所形成的代码并用于形成多个寄存器。附图说明在说明书结^P分特别指出并清楚保护本专利技术的主题。但是，当参考 附图阅读下面详述内容时，可以最好地理解本专利技术的工作组织和方法、及其目标、特征和优势，其中图1为示出根据本专利技术一些实施例的设计/形成全定制存储器寄存器的 方法步骤的流程图2为示出结合图1流程图步骤并根据本专利技术一些实施例的本专利技术示 例性实施例的框图3为示出本专利技术示例性实施例的数据流的框图4A和4B示出了存储器寄存器和时钟布线的示例性布图5示出了系统用户界面的示例性实施例；以及图6为示出本专利技术示例性硬件环境的框图。将理解，为描述简单和清&见，不必按比例绘制附图所示出的元件。 例如为清&见可相对其它元件放大一些元件的尺寸。另外，在合适的地 方，可在附图中重复参考标记以表示相应的或者类似的元件。具体实施例方式在下面的详细描述中，列出了多个具体细节以完全理解本专利技术。但是, 本领域技术人员将理解，可以没有这些具体细节而实施本专利技术。在其它实例中，没有详细描述熟知的方法、步骤、部件和电路以不混淆本专利技术。除非另外特别指明，从下面的讨论中清楚的是，可以理解，在整个说 明书讨论中，所采用的术语例如处理、演算、计算，，、确定，， 等等是指计算机或者计算系统或者类似电子计算设备的行为和/或过程，其 将表示为物理例如电子的数据、计算系统寄存器和/或存储器中的量处理和 /或转换为计算系统存储器、寄存器或者其它此类信息存储、传输或显示设 备中的类似地表示为物理量的其它数据。本专利技术的实施例可包括执行这里操作的装置。该装置可为期望目的而 特别构造，或者其可包括由计算机中存储的计算M序选择性激活或者重 建的通用计算机。这样的计算机程序可存储在计算机可读存储介质中，例如但不限于任何类型的磁盘，其包括软盘、光盘、CD-ROM、磁光盘、 只读存储器(ROM)、随M取存储器(RAM)、电可编程只读存储器 (EPRO本文档来自技高网...

【技术保护点】
一种设计寄存器布图的方法，包括：从技术规格和项目规格获得一组项目特定布图约束。

【技术特征摘要】
US 2006-11-2 11/555,7471.一种设计寄存器布图的方法，包括从技术规格和项目规格获得一组项目特定布图约束。2. 根据权利要求1的方法，还包括使用所述项目特定布图约束修改通 用寄存器形成规则。3. 根据权利要求2的方法，还包括将所述修改的通用寄存器形成规则用于定制寄存器设计要求，以形成寄存器布图。4. 根据权利要求l的方法，其中所述项目规格包括选自于以下^t的 一个或多个参数晶体管尺寸、晶体管特征、金属互联规则、制造网格、 每个寄存器的最大位数、标准寄存器布图拓朴、逻辑/电工作计算方法、以 及时钟信号分布方法。5. 根据权利要求2的方法，其中所述通用寄存器形成规则包括选自于 以下参数的一个或多个参数用于所述寄存器中的存储单元的晶体管尺寸、 电源位置、本地时钟緩沖器尺寸、时钟信号的结构、以及时钟信 号电容负载。6. 根据权利要求3的方法，其中所述定制寄存器设计要求包括选自于 以下参数的一个或多个参数位数、时钟底板的位置和尺寸、锁存类型、 信号驱动强度、极性、可测试性选项和布图中的数据流方向。7. 根据权利要求3的方法，其中所述寄存器布图是选自于以下形式的 一种或多种形式逻辑示意图、符号图、和物理布图。8. 根据权利要求3的方法，其中所述寄存器布图是可执行代码。9. ...

【专利技术属性】
技术研发人员：O杰瓦，N阿米特，A马加里特，RA菲洛维尔，A拉法耶维奇，L戈伦，A图利，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]