交互版图工具中的最短路径实时查找算法制造技术

本发明专利技术提供交互版图工具中的最短路径实时查找算法，属于集成电路版图设计自动化技术领域，具体涉及一种交互式版图自动布线算法，能够实时的查找出版图上指定点或单元间最短的路径。采用了层次分块管理的非网格布线模型，不需要预提取版图，在提高布线灵活性的同时减少了模型转换的开销，并利用缓存的数据提高路径查找的速度满足了版图编辑器中实时布线的需求。

【技术实现步骤摘要】

本专利技术属于集成电路版图设计自动化
，具体涉及一种交互式版图自动布线算 法，能够实时的査找出版图上指定点或单元间最短的路径。
技术介绍
自动布线是集成电路版图设计自动化领域的一项重要技术。随着电路设计规模的不断 增大和制造工艺精度的提高，版图布线工作变得越来越繁重，在模拟电路设计中尤为突出。 自动布线技术能够在很大程度上减轻版图设计者的工作量和提高工作效率，同时还能保证 布线结果的正确性和合理性。自动布线模型经历了由最初的基于网格模型(gridbased)向无网格模型(gridlessbased) 的转化，而无网格模型又分为连接图模型(connect graph)和基于图形的模型(shapebased)。 基于网格模型通过将版图划分为由若干相同大小格点组成的阵列，进而利用迷宫算法(maze routing)求得最短路径。但是这种模型的主要问题就是难以找到一个通用的格点来适应不 同线宽的线网和不同大小的通孔等设计要求，即使找到也会因为格点的数目巨大而无法实 用。针对基于网格模型的问题，研究中出现了连接图模型。这种模型不再具有抽象的网格， 而是以版图上障碍的位置为标准，通过预先考虑设计规则对障碍进行扩展，然后由障碍的 边相交产生一系列相交的点，将这些点连接起来经过化简构成了一张连接图(connect graph)。基于这张图即可找出最短路径。这个模型的问题是连接图的提取和化简十分耗时， 并且会引入相当数量不必要的转弯。基于图形的模型则是根据整个版图中障碍的实际位置和形状，提取出可用的布线空间， 并将这些布线空间以comer-stitch的形式储存，然后利用tile-expansion进行搜索，从而找出 路径。但是对于交互式布线，这种模型存在较大的问题，因为交互式布线时版图数据变化 非常频繁，每次都要对整个版图进行转换，需要耗费大量的时间，无法满足操作实时的要 求，尤其是对于以quad tree等按图形形状和位置划分版图的索引系统，无法支持直接的相 邻查找，这种全版图的频繁转化更是不现实的
技术实现思路
针对上面的问题，本专利技术提出一种能够实现在大规模集成电路版图中进行实时最短路 径查找的方法，并保证布线结果的正确性和合理性。专利技术的总体思路如下-1. 并不对所要布线的电路版图进行预先的几何图形提取，而是将版图划分为若干较小 的区域，每个区域所含布线障碍数量固定；2. 只有当布线路径进入某个区域的时候，才对该区域进行版图的几何数据提取；3. 将所有非正交的图形近似为最为接近的正交多边形，并将其切割为若干矩形，使得 该区域内所有布线的障碍均为简单的矩形组成；4. 对提取后的子区域进行合并，加快搜索的过程；5. 如果布线路径再次进入某个已经进行过数据提取并且版图没有发生变化的区域时， 则可以再次利用己有的数据结构快速找到答案；6. 对区域内的障碍矩形进行零线宽预处理，扩展障碍矩形，将布线线宽以及线间距预 先考虑到障碍区域中去；7. 在寻找最短路径的布线过程中，以布线块队列(tilequeue)的形式将可能的最短路 径全部保存起来，保留每一种连接的可能性，去掉不能继续搜索的分支；8. 最后通过路径优化器(pathrefiner)从区域队列中寻找出转弯最少最优化的布线路 径。以下分版图数据提取和最短路径査找两个部分进行分别说明-一、版图数据分区域提取 1.版图区域的划分方法由于版图需要在较短的时间内布线，布线模型的快速转换和存取是影响布线 速度的关键。为了应付大规模的版图，我们的策略是把版图分块处理，每次提 取/转换其中的一块，以满足査找到一个路径所需的最小要求；那些没有被搜索到的区域的部分将不会被提取，从而最大限度的减少布线模型构建的代价。如图1 ，我们的分块管理采用类似四叉树区域划分的方法把整个布线区域分 成层次的小块，每个区域的大小由这个区域中所包含的物体数目来决定(物体的 数目大致决定了每一次区域提取所需要的代价)。每个区域中的物体将会被处理 (将在下一部分叙述)，然后整个区域会根据所有障碍物的位置、形状被划分成—个个的小块，每个小块可以使可以布线的空区(space subtile),也可以是不 可布线的障碍(solid subtile)。每个这样的subtile作为路径搜索时的基本单 位，并在搜索过程中会根据周围的情况进行合并:相邻的space subtiles会根据 水平/垂直方向最长的原则合并成Tile。 Tile不光表示了一个可布线的区域，还记录了和周围的可布线区域的相邻情况，以便下次査找到相同区域时加快搜索的 速度。分块管理的情况如图l所示四叉树的划分线将区域划分成了两个部分；右 边部分的黑线是物体的拐角所在的位置来决定的；相交的黑线将区域划分成一个 个的subtile,每个subtile可以是solid也可以是space,相邻的space subtile 可以合并成一个个的space tile (图中是以水平方向最长为目标的合并情况)。2. 非正交不规则图形的近似和切分电路版图数据中常包含一些非矩形的图形，比如多边形、连线路径、圆等等， 这些图形必须先经过转化为矩形才能适应布线算法对数据的要求。如果对这些不 规则图形以其外接矩形进行近似，必然会造成不必要的，有时甚至时致命的布线 空间资源浪费。所以我们提出一种办法，先利用层次化叠代的方法找出不规则图 形的一个较为接近的外接正交多边形，然后对正交多边形进行划分，取得一系列 矩形，以这些矩形替代原始图形在版图中的位置，从而达到了规则化图形的目的， (如图2所示)，步骤如下a. 取得某个不规则图形，先求得其外接矩形；将外接矩形划分为四等份， 检査是否与不规则图形的边界相交；如相交则保留继续，否则停止处理 该部分(包括完全在多边形外部和内部两种情况)；b. 对步骤b中保留的的部分，分别继续、划分为四等份，执行与步骤b同样 的检査；以此类推，直到每部分尺寸小于设计规则中最小线宽、或叠代 次数达到设定值、或已不存在与不规则图形相交的部分，则停止处理。c. 收集与原始图形边界相交以及完全在其内部的部分，即组成可代表原始 不规则图形的正交多边形；最后将其划分为一组互不相交的矩形即可。3. 障碍的零线宽预处理设计规则的满足是通过扩展障碍物以半线宽(WW/2)和线间距(WS)来完成 的，这样在图3中，扩展以后的障碍区域以外的部分就是可布线区域，在这些区 域上进行布线一定满足设计要求(这是一个中心线布线)，也因此将问题转换成 了0线宽的布线。同样办法可以把扩展中的WW/2换成半个通孔的大小W/2，就 得到了可放置通孔的区域。二、路径的査找1.路径查找过程中所用到的术语说明路径的査找使用的迷宫布线的模式，搜索策略采用A*。迷宫算法每一步中只需知道当前搜索单位(tile)周围的情况，因此分块提取得策略可以满足扩展 (expand)的要求。A'策略会减少搜索一条路径所需要的区域，使得我们可以在搜 索的过程中决定那些区域时需要提取的，并根据对区域的划分控制每次提取的粒 度。搜索是以Tile为基本搜索单位的，两个Tile通过一个公用的线段连接，称 为TilePath。如图4所示，11/12是TilePath, 11->12-〉13-〉14->15的路径构本文档来自技高网...

【技术保护点】
交互版图工具中的最短路径实时查找算法，其特征包括：层次式分块管理的非网格布线模型，在需要时才将需要的数据转化成布线模型的区域分块提取管理方式，在搜索时采用提取子区域合并，布线模型中缓存搜索的中间结果，提高后续搜索速度。

【技术特征摘要】
1.交互版图工具中的最短路径实时查找算法，其特征包括层次式分块管理的非网格布线模型，在需要时才将需要的数据转化成布线模型的区域分块提取管理方式，在搜索时采用提取子...

【专利技术属性】
技术研发人员：苏毅，杜浩斌，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：11[中国|北京]