一种硅漂移探测器与结型场效应晶体管集成的芯片制造技术

本实用新型专利技术公开了一种硅漂移探测器与结型场效应晶体管集成的芯片，包括：衬底；耗尽层，形成于所述衬底上；深p型沟道，横向设置于所述耗尽层内；n型硅体，横向设置于所述耗尽层内且位置所述深p型沟道上方；间隔排列在所述n型硅体上方且位置耗尽层内的第一n型重掺杂区、p型重掺杂区、第二n型重掺杂区；p型掺杂区，设置于所述耗尽层内且与所述第二n型重掺杂区间隔设置；第三n型重掺杂区，设置于所述耗尽层内且与所述p型掺杂区间隔设置；阴极环，设置于耗尽层内，与第三n型重掺杂区间隔设置。本实用新型专利技术将超大面积硅漂移探测器与结型场效应晶体管集成在一个芯片上，大大减少封装的难度，以及芯片集成时所占的面积，且便于探测器与场效应管的参数调节。

【技术实现步骤摘要】
一种硅漂移探测器与结型场效应晶体管集成的芯片
本技术属于芯片结构领域，具体涉及一种硅漂移探测器与结型场效应晶体管集成的芯片。
技术介绍
硅漂移探测器(SDD)在宇宙探索，航天航空，高能物理实验等各方面有着广泛的应用。将太空中的脉冲星探测作为一个例子，它的周期性X射线为软X射线，能量范围为0～15KeV，发展大面积硅漂移探测器阵列势不可挡，从几平方米至十几平方米不等。尽管在有些高能物理试验中已经使用所谓的“大面积硅漂移探测器”，但事实上其探测器单元面积仍然是在几十平方毫米的数量级上，要想发展平方米级的探测器阵列，单元面积达到几百或者几千平方毫米都是必要的。现有硅漂移探测器，比如德国KETEK公司，仍然将用于SDD第一级放大读出的结型场效应管与SDD芯片分开设计制作，然后与制冷器一起封装，这样会使得封装有一定的难度，且探测器芯片与场效应管芯片在集成时具有连接的难度，尤其时两个芯片面积大小不一致时。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种硅漂移探测器与结型场效应晶体管集成的芯片，用于解决现有技术的缺陷。为实现上述目的及其他相关目的，本技术提供一种硅漂移探测器与结型场效应晶体管集成的芯片，包括：第一p型重掺杂区12；耗尽层1，形成于所述第一p型重掺杂区上；深p型沟道，横向设置于所述耗尽层内；n型硅体10，横向设置于所述耗尽层内且位于所述深p型沟道上方；间隔排列在所述n型硅体上方且位于耗尽层内的第一n型重掺杂区2、p型重掺杂区3、第二n型重掺杂区4；p型掺杂区5，设置于所述耗尽层内且与所述第二n型重掺杂区间隔设置；第三n型重掺杂区6，设置于所述耗尽层内且与所述p型掺杂区间隔设置；阴极环，设置于耗尽层内，与第三n型重掺杂区间隔设置。可选地，还包括：二氧化硅层9，设置于所述耗尽层的上表面。可选地，所述深p型沟道通过在所述耗尽层内注入p型杂质形成。可选地，所述n型硅体通过在所述耗尽层内注入n型杂质形成。如上所述，本技术的一种硅漂移探测器与结型场效应晶体管集成的芯片，具有以下有益效果：本技术将超大面积硅漂移探测器与结型场效应晶体管集成在一个芯片上，大大减少封装的难度，以及芯片集成时所占的面积，且便于探测器与场效应管的参数调节。本技术探测器本身即放大器，这样探测器的噪声大大减少，有利于优化探测器与电子读出电路的设计。附图说明图1为一实施例提供的一种硅漂移探测器与结型场效应晶体管集成的芯片的示意图。具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本技术的基本构想，遂图式中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图1所示，一种硅漂移探测器与结型场效应晶体管集成的芯片，包括：第一p型重掺杂区12；耗尽层1，形成于所述第一p型重掺杂区上；其中，耗尽层为n型硅体，第一p型重掺杂区，和硅体1可以形成一个pn型的二极管结构；深p型沟道11，横向设置于所述耗尽层内；n型硅体10，横向设置于所述耗尽层内且位于所述深p型沟道上方，其中n型硅体10为掺杂的n型硅体，为深n注入沟道；间隔排列在所述n型硅体10上方且位于耗尽层内的第一n型重掺杂区2、p型重掺杂区3、第二n型重掺杂区4；p型掺杂区5，设置于所述耗尽层内且与所述第二n型重掺杂区间隔设置；第三n型重掺杂区6，设置于所述耗尽层内且与所述p型掺杂区间隔设置；阴极环，设置于耗尽层内，与第三n型重掺杂区间隔设置。本技术将超大面积硅漂移探测器与结型场效应晶体管集成在一个芯片上，大大减少封装的难度，以及芯片集成时所占的面积，且便于探测器与场效应管的参数调节。其中，阴极环包括第一级阴极环7、第二级阴极环8；后续的阴极环将不一一在此截面图中展示。该芯片由一个p型掺杂区(保护区)5将探测器与结型场效应晶体管分割开来。第一n型重掺杂区2为漏级；p型重掺杂区3为栅极；第二n型重掺杂区4为源极；第三n型重掺杂区6为探测器的阳极。在一实施例中，还包括：二氧化硅层9，设置于所述耗尽层的上表面，其中，二氧化硅层可以作为绝缘层。在一实施例中，所述深p型沟道通过在所述耗尽层内注入p型杂质形成。在一实施例中，所述n型硅体通过在所述耗尽层内注入n型杂质形成。本技术将电子电路的级放大器结型场效应晶体管集成在全耗尽且高阻的硅上，使用反偏结将其与探测器在电学上隔离开，达到集成的目标。当然，本技术可以用于一般的硅漂移探测器上，但只适用于探测器的第一级放大。该芯片通过侧向耗尽的原理来进行全耗尽，使其达到工作状态，具体方法为给第三n型重区(探测器的阳极)施加一个小电压，可用导电的非耗尽体区分开两个电荷空间区，当电压足够高时，两个空间电荷区彼此碰撞，且导电的体区向n型重掺杂电极附近缩回，这样一来便有可能得到电子的电势低谷，入射粒子或者光子激发硅体产生的载流子、热激发产生的载流子等产生的电子聚集在该谷中，通过扩散运动到达n型重掺杂电极(阳极/收集电极)，而空穴迅速在电场中向p型重掺杂电极(阴极环)漂移。一种硅漂移探测器与结型场效应晶体管集成芯片的制作方法，包括：步骤S1，在耗尽层1上依次形成第一p型重掺杂区12、深p型沟道11、n型硅体10、第一n型重掺杂区2、第二p型重掺杂区3、第二n型重掺杂区4、p型掺杂区5、第三n型重掺杂区6、阴极环；其中，第一p型重掺杂区12、深p型沟道11、n型硅体10、第一n型重掺杂区2、第二p型重掺杂区3、第二n型重掺杂区4、p型掺杂区5、第三n型重掺杂区6、阴极环的形成都是通过光刻、化学刻蚀、离子注入掺杂三个步骤形成，其中，离子注入浓度不同。所述第一p型重掺杂区位于所述耗尽层的下表面；深p型沟道11，横向设置于所述耗尽层内；n型硅体10，横向设置于所述耗尽层内且位置所述深p型沟道上方，其中n型硅体10为掺杂的n型硅体，为深n注入沟道；间隔排列在所述n型硅体10上方且位于耗尽层内的第一n型重掺杂区2、p型重掺杂区3、第二n型重掺杂区4；p型掺杂区5，设置于所述耗尽层内且与所述第二n型重掺杂区间隔设置；第三n型重掺杂区6，设置于所述耗尽层内且与所述p型掺杂区间隔设置；阴极环，设置于耗尽层内，与第三n型重掺杂区间隔设置。步骤S2，在通过光刻、化学刻蚀、离子注入掺杂步本文档来自技高网...

【技术保护点】
1.一种硅漂移探测器与结型场效应晶体管集成的芯片，其特征在于，包括：/n第一p型重掺杂区(12)；/n耗尽层(1)，形成于所述第一p型重掺杂区上；/n深p型沟道，横向设置于所述耗尽层内；/nn型硅体(10)，横向设置于所述耗尽层内且位于所述深p型沟道上方；/n间隔排列在所述n型硅体上方且位于耗尽层内的第一n型重掺杂区(2)、p型重掺杂区(3)、第二n型重掺杂区(4)；/np型掺杂区(5)，设置于所述耗尽层内且与所述第二n型重掺杂区间隔设置；/n第三n型重掺杂区(6)，设置于所述耗尽层内且与所述p型掺杂区间隔设置；/n阴极环，设置于耗尽层内，与第三n型重掺杂区间隔设置。/n

【技术特征摘要】
1.一种硅漂移探测器与结型场效应晶体管集成的芯片，其特征在于，包括：
第一p型重掺杂区(12)；
耗尽层(1)，形成于所述第一p型重掺杂区上；
深p型沟道，横向设置于所述耗尽层内；
n型硅体(10)，横向设置于所述耗尽层内且位于所述深p型沟道上方；
间隔排列在所述n型硅体上方且位于耗尽层内的第一n型重掺杂区(2)、p型重掺杂区(3)、第二n型重掺杂区(4)；
p型掺杂区(5)，设置于所述耗尽层内且与所述第二n型重掺杂区间隔设置；
第三n型重掺杂区(6)，设置于所述耗尽层内且与所述p型...

【专利技术属性】
技术研发人员：刘曼文，李正，
申请(专利权)人：湖南正芯微电子探测器有限公司，
类型：新型
国别省市：湖南;43