本发明专利技术公开了一种微处理器调试方法，包括：一个调试通信接口，作为调试主机与微处理器内核的通信通道；一种同步机制，保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器；一种快速传送机制，实现大量数据在片外调试存储空间与微处理器内核之间快速上载和下载；七类产生于微处理器不同流水级的调试异常；一种调试异常精确处理机制。本发明专利技术还同时提供了用于嵌入到被调试的微处理器上的专用的微处理器调试模块。采用本发明专利技术的方法能解决ＪＴＡＧ调试传输速率问题以及精确调试异常的触发和处理问题。
【技术实现步骤摘要】
本专利技术涉及微处理器及计算机系统，更具体地说，本专利技术涉及一种能够完成对微处理器内核调试的技术。
技术介绍
随着半导体工艺与集成电路技术的快速发展，允许将整个系统集成到单个硅片上，即片上系统(System on Chip，SoC)。它的设计通常会采用IP(Intellectual Property)核以加速产品开发。在SoC设计中难免产生一些Bug，这些Bug会对最终系统的功能和性能产生影响，为了保证SoC功能的正确性，减少设计风险，在开发过程中对其进行调试是必不可少的。有效的调试机制可以准确快速的定位设计中的Bug，从而加速微处理器的开发周期，保证微处理器的正确功能。SoC的高集成度给可调试性带来两方面的变化：一方面，随着集成度的提高和I/O设计技术的革新，芯片管脚资源越来越紧张，传统的基于示波器、逻辑笔、逻辑分析仪等工具的硬件调试方法不能满足调试的需求。另一方面，芯片中可集成的门数迅速增加，由于这种集成度的提高，在芯片内部增加专门用于调试的模块是完全可行的。这给调试带来了新的挑战。现有的调试方法可分为软件和硬件两类。软件方法：典型的软件方法如GDB(GNU Debugger)，它的特点是在目标机上装入一段监控程序，当有调试异常(如软件断点、单步)产生时，PC主机通过串口或网口给目标机发送调试命令同时接收调试反馈。软件方法的缺点在于它不能用软件断点调试ROM(ReadOnly Memory)中的程序，因为软件断点的实现一般都是采用替换策略实现的。此外它还会占用系统异常入口和部分中断资源，不适用于底层开发和操作系统的调试。硬件方法：典型的硬件调试方法如JTAG(Joint Test Action Group)仿真器。它是对IEEE1149.1协议进行了扩展，将原本用于测试的JTAG接口扩展成一个调试接口。这种方法应用十分普遍，包括ARM、MIPS和国内的龙芯处理器都开发了基于JTAG的调试接口。硬件方法的缺点在于JTAG是一个串行的接口，这使得JTAG的有效地传输速率不是很高，而调试往往需要大量的数据通信。-->此外，一般来说微处理器在执行程序的时候会按指令顺序执行，需要调试时，插入调试异常(如指令断点)，一旦调试异常触发，微处理就会放弃原有指令的执行顺序，在触发调试异常的相关指令处停顿，然后跳向一个固定地址(一般称为调试异常入口)取指执行异常处理程序，然后接收上位机的调试命令并反馈调试信息。调试结束后，微处理器要准确回到停顿时的状态继续执行，这就要求调试具有一个精确的调试异常触发和处理机制。保证调试过程不改变原程序执行的行为，不对原程序的执行结果产生影响。
技术实现思路
本专利技术要解决的技术问题是提供一种微处理器调试方法。以解决JTAG调试传输速率问题和精确调试异常的触发和处理问题。为了解决上述技术问题，本专利技术提供一种微处理器调试方法，包括：一个调试通信接口，作为调试主机与微处理器内核的通信通道；一种同步机制，保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器；一种快速传送机制，实现大量数据在片外调试存储空间与微处理器内核之间快速上载和下载；七类产生于微处理器不同流水级的调试异常；一种调试异常精确处理机制。作为本专利技术的微处理器调试方法的改进：快速传送机制将大量地址连续的数据从调试主机下载到内核存储器或从内核存储器上载到调试主机时，只需在上载或下载之初访问一次地址寄存器和一次控制寄存器即可。作为本专利技术的微处理器调试方法的进一步改进：调试异常精确处理机制是将调试异常集中在微处理器流水线的TC级处理；如果有多个异常同时发生，遵循一定的优先级处理；调试态下发生的普通异常时，采用重进入调试态策略。本专利技术还同时提供了用于嵌入到被调试的微处理器上的专用的微处理器调试模块，包括标准JTAG接口、调试通信接口、快速传送单元、片外调试存储空间、流水线相关的精确调试异常触发单元和流水线相关的精确异常处理单元；标准JTAG接口的一端与片外调试存储空间相连，标准JTAG接口的另一端分别与调试通信接口和快速传送单元相连，调试通信接口分别与流水线相关的精确调试异常触发单元和流水线相关的精确异常处理单元相连，快速传送单元也分别与流水线相关的精确调试异常触发单元和流水线相关的精确-->异常处理单元相连，流水线相关的精确调试异常触发单元与流水线相关的精确异常处理单元相连。作为本专利技术的微处理器调试模块的改进：流水线相关的精确异常处理单元包括调试异常插入单元，流水线控制单元(Pipeline Control Unit，PCU)、异常PC暂存寄存器和调试寄存器分别与调试异常插入单元相连。作为本专利技术的微处理器调试模块的进一步改进：流水线相关的精确调试异常触发单元包括分别与调试异常插入单元相连的软件断点、指令断点、写数据断点、读数据断点、单布异常、调试中断和调试自动异常。作为本专利技术的微处理器调试模块的进一步改进：调试通信接口包括同步单元，该同步单元分别与地址寄存器、数据寄存器和控制寄存器相连，调试通信接口还包括访问标志。该访问标志位于控制寄存器上。作为本专利技术的微处理器调试模块的进一步改进：标准JTAG接口包括TAP(Test AccessPort)控制器，地址移位寄存器、数据移位寄存器和控制移位寄存器分别与TAP控制器相连。作为本专利技术的微处理器调试模块的进一步改进：快速传送单元包括相连的快速指令寄存器组和循环判断器，还包括内含快速访问标志寄存器的快速移位寄存器链。作为本专利技术的微处理器调试模块的进一步改进：片外调试存储空间包括调试程序存储空间、调试数据存储空间和调试反馈存储空间。本专利技术是将专用的调试模块嵌入到被调试的微处理器上进行使用的，与现有技术相比，本专利技术具有以下有益效果：1)、通过标准JTAG接口和调试通信接口，调试主机可以有效控制片外调试存储空间和微处理器内核的通信，很好地实现了微处理器调试的可控制性(Controllability)和可观察性(Observability)。2)、快速传送单元提供了一种机制，实现大数据量在片外调试存储空间与微处理器内核之间快速上载和下载，很好地解决了JTAG的有效传输速率低的问题，提高了调试效率。3)、七类流水线相关的调试异常可以灵活满足不同的调试需求。4)、流水线相关的精确调试异常处理单元一方面保证了调试可以准确地跟踪程序的执行流程，另一方面保证调试过程不会破坏原有程序的执行流程和执行结果，即调试的低入侵性。-->附图说明下面结合附图对本专利技术的具体实施方式作进一步详细说明。图1是调试模块结构图；图2是图1中的片外调试存储空间40与核的通信结构图；图3是图1中的片外调试存储空间40与内核的通信接口示意图；图4是图3中的同步单元207的电路原理图；图5是图1中的片外调试存储空间40与内核的通信流程图；图6是图1中的快速传送单元30的结构图；图7是是图1中的快速传送单元30的实现流程图；图8是异常优先级示意图；图9是调试流程图。具体实施方式下面结合图1～图9以说明本专利技术的具体实现方式：微处理器内核一般具有系统态和用户态，本专利技术给微处理器内核增加了调试态。如图2所示，在调试态，内核既可以访问系统中的所有资源又可以访问片外调试存储空间40，40根据功能可划为三块区域：调试程序存储空间本文档来自技高网...
【技术保护点】
一种微处理器调试方法，其特征在于包括：一个调试通信接口，作为调试主机与微处理器内核的通信通道；一种同步机制，保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器；一种快速传送机制，实现大量数据在片 外调试存储空间与微处理器内核之间快速上载和下载；七类产生于微处理器不同流水级的调试异常；一种调试异常精确处理机制。
【技术特征摘要】
1、一种微处理器调试方法，其特征在于包括：一个调试通信接口，作为调试主机与微处理器内核的通信通道；一种同步机制，保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器；一种快速传送机制，实现大量数据在片外调试存储空间与微处理器内核之间快速上载和下载；七类产生于微处理器不同流水级的调试异常；一种调试异常精确处理机制。2、根据权利要求1所述的微处理器调试方法，其特征在于：所述快速传送机制将大量地址连续的数据从调试主机下载到内核存储器或从内核存储器上载到调试主机时，只需在上载或下载之初访问一次地址寄存器和一次控制寄存器即可。3、根据权利要求1或2所述的微处理器调试方法，其特征在于：所述调试异常精确处理机制是将调试异常集中在微处理器流水线的TC级处理；如果有多个异常同时发生，遵循一定的优先级处理；调试态下发生的普通异常时，采用重进入调试态策略。4、一种微处理器调试模块，其特征是：包括标准JTAG接口(10)、调试通信接口(20)、快速传送单元(30)、片外调试存储空间(40)、流水线相关的精确调试异常触发单元(50)和流水线相关的精确异常处理单元(60)；所述标准JTAG接口(10)的一端与片外调试存储空间(40)相连，标准JTAG接口(10)的另一端分别与调试通信接口(20)和快速传送单元(30)相连，调试通信接口(20)分别与流水线相关的精确调试异常触发单元(50)和流水线相关的精确异常处理单元(60)相连，快速传送单元(30)也分别与流水线相关的精确调试异常触发单元(50)和流水线相关的精确异常处理单元(60)相连，流水线相关的精确调试异常触发单元(50)与流...
【专利技术属性】
技术研发人员：刘鹏，钟耿，徐国柱，王玥，秦岭，宋卫权，姚庆栋，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。