【技术实现步骤摘要】
本专利技术涉及集成电路开发
，尤其涉及一种微处理器功能验证设备及微处理器功能验证方法。
技术介绍
人类社会的信息化程度随着电子信息技术的飞速发展而不断提高，作为电子信息技术基础的集成电路技术，其指数级的增长趋势是推动电子信息技术飞速增长的重要源动力之一。根据国际半导体技术路线蓝图的预测报告指出，从2013年到2026年，微处理器和高性能ASIC的集成度仍将以3年翻一番的速度增长。然而，本就严重滞后于设计和制造能力的集成电路验证能力，将遇到前所未有的巨大挑战。其中，功能验证又是验证中最为耗费人力和物力的阶段。可以预计，功能验证仍将是整个微处理器设计周期中的瓶颈环节。功能验证的目的是确保待验证设计的行为与功能设计规范的一致。因此，待验证设计的结果检查机制是功能验证中非常关键的环节。结果检查机制包括贯穿整个测试程序的检查，即实时检查，也有直接在测试程序结束后的测试结束检查。依靠人工观察判断需要耗费大量的专家时间，且容易出错，特别是对于输出结果众多时，这种方法完全不能适用。目前，使用待验证设计的参考模型检查是最为便捷，且最接近功能完备的方法。但是目前参考模型复杂，则基于参考模型的功能验证的工程量大，因此对待验证设计的功能检查效率低。
技术实现思路
本专利技术实施例通过提供一种微处理器功能验证设备及微处理器功能验证方法，解决了现有技术对待验证设计的功能检查效率低的技术问题。第一方面，本专利技术实施...
【技术保护点】
一种微处理器功能验证设备，其特征在于，包括：指令集仿真器，比较器，监视器，输入接口，RTL模型；所述指令集仿真器，用于执行测试程序产生阶段性参考数据文件；所述比较器，用于从所述指令集仿真器中读取所述阶段性参考数据文件；所述输入接口，用于加载所述测试程序到待验证设计的存储单元；所述监视器，用于捕捉所述待验证设计仿真中的待验证信号输出给所述比较器；所述比较器，还用于将所述阶段性参考数据文件中的参考数据与所述待验证信号进行对比是否一致；所述RTL模型，用于逐周期从所述待验证设计读取所述待验证设计的部分内部信号，以进行裁决所述待验证设计的行为是否与所述RTL模型的行为一致。
【技术特征摘要】
1.一种微处理器功能验证设备，其特征在于，包括：指令集仿真器，比
较器，监视器，输入接口，RTL模型；
所述指令集仿真器，用于执行测试程序产生阶段性参考数据文件；
所述比较器，用于从所述指令集仿真器中读取所述阶段性参考数据文件；
所述输入接口，用于加载所述测试程序到待验证设计的存储单元；
所述监视器，用于捕捉所述待验证设计仿真中的待验证信号输出给所述比
较器；
所述比较器，还用于将所述阶段性参考数据文件中的参考数据与所述待验
证信号进行对比是否一致；
所述RTL模型，用于逐周期从所述待验证设计读取所述待验证设计的部
分内部信号，以进行裁决所述待验证设计的行为是否与所述RTL模型的行为
一致。
2.如权利要求1所述的微处理器功能验证设备，其特征在于，所述RTL
模型包括：指令分发单元，执行单元，写回单元，异常产生单元，程序计数产
生单元，旁路模型单元，寄存器-存储器模型单元，裁决单元；
所述指令分发单元，用于将所述部分内部信号中与指令读取相关的信号处
理成归类指令码输出到所述执行单元；
所述寄存器-存储器模型单元，用于基于写回信息模拟所述待验证设计的写
回功能，将写寄存器的流水级信息输出到所述寄存器旁路模型单元，并将写寄
存器的值或写存储器的值输出到所述执行单元；
所述寄存器旁路模型单元，用于读取写读寄存器的值按照流水级的约束输
出到所述执行单元；
所述执行单元，用于模拟所述待验证设计的指令执行过程，将指令执行结
果输出到所述写回单元、所述异常产生单元和所述程序计数产生单元；
所述写回单元，用于基于写寄存器的值或写存储器的值，输出当前周期所
\t需所述写回信息到所述寄存器-存储器模型单元和所述裁决单元；
所述异常产生单元，用于根据所述指令执行结果判断当前是否应该产生异
常，并将异常判断结果输出到所述裁决单元；
所述程序计数产生单元，用于根据所述指令执行结果判断当前是否有跳转
发生，并将跳转判断结果输出到所述裁决单元；
所述裁决单元，用于将所述写回信息、所述异常判断结果、所述跳转判断
结果与所述部分内部信号对比，从而裁决出所述待验证设计的行为是否与所述
RTL模型的行为一致。
3.一种微处理器功能验证...
【专利技术属性】
技术研发人员：罗汉青，梁利平，刘光宇，王志君，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。