微处理器制造技术

一种微处理器，其包括一可操作以产生一中间结果向量与多个运算控制指标的指令执行单元、以及设于该指令执行单元外并用以储存该中间结果向量与该多个运算控制指标的储存空间，该中间结果向量由一复合算术运算的至少一第一算术运算的运用而产生，该运算控制指标指明自中间结果向量产生一最终结果的接续运算该如何进行，此接续运算可牵涉到一或多个复合算术运算的残余算术运算，与多个运算控制指标连结的中间结果向量则提供足够的信息以产生一结果，此结果与已大幅降低目标数据大小的复合算术运算的一非限定精确运算有所区别。

【技术实现步骤摘要】
本申请是申请日为2015年06月24日、申请号为201580003388.3(国际申请号PCT/US2015/037508)、专利技术名称为“使用第一和第二子运算的分路融合乘积-累加运算”的申请的分案申请。相关申请本申请主张申请日为2014年7月2日的美国专利第62/020,246号临时申请“Non-AtomicSplit-PathFusedMultiply-AccumulatewithRoundingcache”与申请日为2015年6月10日的美国专利第62/173,808号临时申请“Non-AtomicTemporally-SplitFusedMultiply-AccumulateApparatusandOperationUsingaCalculationControlIndicatorCacheandProvidingaSplit-PathHeuristicforPerformingaFusedFMAOperationandGeneratingaStandardFormatIntermediateResult”的优先权。该些优先权案的全文并入本申请以供参考。本申请还关联于下列与本申请同时申请的申请：标题为“TemporallySplitFusedMultiply-AccumulateOperation”的美国第14/748,870号申请；标题为“CalculationControlIndicatorCache”的美国第14/748,924号申请；标题为“CalculationControlIndicatorCache”的美国第14/748,956号申请；标题为“StandardFormatIntermediateResult”的美国第14/749,002号申请；标题为“Split-PathHeuristicforPerformingaFusedFMAOperation”的美国第14/749,050号申请；标题为“SubdivisionofaFusedCompoundArithmeticOperation”的美国第14/749,088号申请；与标题为“Non-AtomicSplit-PathFusedMultiply-Accumulate”的美国第14/748,817号申请。这些申请的全文并入本申请以供参考。
本专利技术有关于一种执行算术运算的微处理器设计，尤其是融合浮点乘积-累加(FMA)运算的微处理器设计。
技术介绍
在现代计算机设计中，从大约1990年起，融合浮点乘积-累加(floating-pointmultiply-accumulate,FMA)运算就已经成为一个受到商业瞩目与学术关注的领域。融合FMA运算是一种算术运算，其形式为±A*B±C，其中，A、B与C是浮点输入运算元(分别是一个被乘数(multiplicand)、一个乘数(multiplier)、与一个累加数(accumulator))，并且在C累加至A与B的乘积前不存在舍入(rounding)运算。±A*B±C可包含，但不限于，下列例子：(a)A*B+C；(b)A*B–C；(c)–A*B+C；(d)–A*B–C；(e)A*B(即C设为零)；与(f)A+C(即B设为1.0)。在大约1990年，此算术运算即以一原子(atomic)或不可分割(inseparable)运算的形式商业实现于IBM的精简指令集(RISC)系统/6000。而后续设计进一步最佳化浮点乘积累加运算。在其2004年的文献“Floating-PointMultiply-Add-FusedwithReducedLatency”中，TomasLang与JavierD.Bruguera(“Langetal.”)提出与最佳化FMA设计有关的许多重要课题。这些课题包括，指数差值与累加器移位/对准量的预计算，累加器与相乘阵列的平行对准，必要时使用2’补数累加器(2’scomplementaccumulator)，和向量与进位向量的条件反转，在最终相加/舍入模组前对于和向量与进位向量的标准化处理，LZA/LOA与标准化移位的重迭运算，进位位、舍入位、保护位与粘(sticky)位的分别运算，以及在合一的相加/舍入模组中具有1m宽度的双总和加法器的使用(其中，m是其中一个运算元的尾数(mantissa)宽度)。在其2005年的文献“Floating-PointFusedMultiply-Add:ReducedLatencyforFloating-PointAddition”中，TomasLang与JavierD.Bruguera(“Langetal.”)提出利用分离数据路径(或双数据路径)把对准方向从标准化的情况移开，其中，“近(close)”的数据路径是用以从{2,1,0,-1本文档来自技高网...

【技术保护点】
一种微处理器，包括：一指令执行单元，能够操作执行一算术运算的一部分，以产生一中间结果向量，并共存地产生作为产生该中间结果向量功能的多个运算控制指标，其中，该运算控制指标指明自该中间结果向量产生一最终结果的接续运算该如何进行；以及储存空间，设置于该指令执行单元外，并设定为用以储存该中间结果向量与该多个运算控制指标。

【技术特征摘要】
2014.07.02 US 62/020,246;2015.06.10 US 62/173,8081.一种微处理器，包括：一指令执行单元，能够操作执行一算术运算的一部分，以产生一中间结果向量，并共存地产生作为产生该中间结果向量功能的多个运算控制指标，其中，该运算控制指标指明自该中间结果向量产生一最终结果的接续运算该如何进行；以及储存空间，设置于该指令执行单元外，并设定为用以储存该中间结果向量与该多个运算控制指标。2.根据权利要求1所述的微处理器，其中，该储存空间包括一通用储存空间及一运算控制指标储存空间，该微处理器还包括：一结果总线，用以将结果自该指令执行单元输送至该通用储存空间；以及一数据路径，用以将该运算控制指标储存至该运算控制指标储存空间，或自该运算控制指标储存空间下载该运算控制指标；其中，该结果总线与该数据路径分离，该通用储存空间为该微处理器一指令集的大部分指令所接触以进行指令结果的储存，且该运算控制指标储存空间仅为可操作以储存或下载一运算控制指标的指令所接触。3.根据权利要求1所述的微处理器，其中，该指令执行单元为一算术处理单元，设定具有三或更多数量的运算元输入，且该中间结果向量自一复合算术运算的一第一算术运算的一运用到至少二运算元输入所产生。4.根据权利要求3所述的微处理器，其中，该多个运算控制指标指明在使用一复合算术运算的一第二算术运算的情形下、该复合算术运算的该第二算术运算该如何进行。5.根据权利要求3所述的微处理器，其中，该算术运算为基础算术运算，且选自由加、减、乘、除所组成的群组。6.根据权利要求3所述的微处理器，其中，该复合算术运算为一接续算术运算。7.根据权利要求3所述的微处理器，其中，该复合算术运算为一乘积-相加运算，该第一算术运算为至少一被乘数运算元与一乘数运算元的相乘。8.根据权利要求3所述的微处理器，其中，该运算控制指标提供关于多少该复合算术运算已完成该中间结果向量产生的信息。9.根据权利要求3所述的微处理器，其中，该运算控制指标提供关于该第一算术运算是否导致不足位与溢位状况的信息。10.根据权利要求3所述的微处理器，其中，于考虑独立于该运算控制指标外时，该中间结果向量以比原需要位为少的位代表、连贯产生该复合算术运算的一算术上正确的代表；该中间结果向量与该多个运算控制指标结合后，提供足够的信...

【专利技术属性】
技术研发人员：汤玛士·艾欧玛，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31