在处理器中配置功率管理功能制造技术

在一个实施例中，多核处理器包括可以独立地执行指令的核，每一个核都采用独立电压和频率。处理器可以包括具有提供处理器的功率管理特征的可配置性的逻辑的功率控制器。一个这样的特征允许至少一个核基于控制寄存器中存在的单一功率域指示符的状态来在独立性能状态下操作。描述并要求保护其他实施例。

【技术实现步骤摘要】
本申请是PCT国际申请号PCT/US2013/048042、国际申请日2013年6月27日、中国国家申请号201380040201.8、名称为“在处理器中配置功率管理功能”的申请的分案申请。
各实施例涉及集成电路的功率管理。背景半导体处理和逻辑设计的进步可使集成电路设备上可以存在的逻辑量增大。结果，计算机系统配置从系统中的单一或多个集成电路发展到单个集成电路上的多个硬件线程、多个核、多个设备和/或完整的系统。另外，随着集成电路的密度增长，计算系统(从嵌入式系统到服务器)的功率要求也逐步升高。此外，软件低效率以及其对硬件的要求也导致计算设备能源消耗的增大。事实上，某些研究指出，计算设备消耗诸如美国之类的国家的全部电力供应的相当大的百分比。结果，迫切需要与集成电路相关联的能量效率和节省。随着服务器、台式计算机、笔记本、超极本、平板电脑、移动电话、处理器、嵌入式系统等等变得越来越流行(从包括在典型的计算机中、汽车，以及电视机到生物技术)，这些需要将增大。功率和热管理问题是在基于计算机的系统中的所有部分中都需要考虑的问题。在服务器领域，电力的成本驱动对低功率系统的需求，而在移动系统中，电池寿命以及热限制使这些问题相关。优化系统以便在最小功耗下取得最大性能通常是使用操作系统(OS)或系统软件来控制硬件元件来完成的。最现代的OS使用高级配置和电源接口(ACPI)标准(例如，2006年10月10日发布的Rev.3.0b)来优化这些领域的系统。ACPI实现允许处理器核处于不同的节能状态或C状态(也被称为低功率或闲置状态)，一般被称为C0到Cn状态，C0是活动状态，较高的是较
深的睡眠状态。除节能状态之外，在ACPI中还提供性能状态或所谓的P状态。这些性能状态可以允许当核处于活动状态(C0)时对性能-功率级别进行控制。一般而言，可以有多个P状态可用，从P0-PN。可以有一般被称为超频(turbo)模式的一系列较高频率/性能状态。附图简述图1是根据本专利技术的一实施例的系统的一部分的框图。图2是根据本专利技术的一个实施例的用于处理从多核处理器内的线程接收到的性能状态请求的方法的流程图。图3是根据本专利技术的另一实施例的处理器的框图。图4是根据本专利技术的一个实施例的通信量传感器的框图。图5是根据本专利技术的一个实施例的处理器的框图。图6是根据本专利技术的一个实施例的处理器核的框图。图7是根据本专利技术的另一实施例的多核处理器的框图。图8是根据本专利技术的一个实施例的系统的框图。具体实施方式各实施例提供有效率地并且可配置地以动态功率/性能级别操作处理器的技术，以允许在系统内细微地调整处理器，以解决对于其中配置了处理器的给定类型的平台的问题。各实施例可以特别适用于多核处理器，其中，多个核中的每一个都可以在独立电压和频率点操作。如此处所使用的，术语“域”被用来表示在相同电压和频率点操作的硬件和/或逻辑的集合。另外，多核处理器还可以包括其他非核处理引擎，诸如固定功能单元、图形引擎等等。这样的处理器可包括核之外的独立域，诸如与图形引擎相关联的一个或多个域(此处被称为图形域)，以及与非核电路相关联的一个或多个域，此处被称为非核或系统代理。虽然可以在单一半导体管芯上形成多域处理器的许多实现，但是，其他实现可以通过其中不同的域可以存在于单一封装的不同的半导体管芯上的多芯片封装来实现。如此处所使用
的，术语“硬件线程”、“线程”，以及逻辑核全部都可互换地使用。根据基于OS的ACPI机制，处理器还可以在各种功率和性能状态或级别操作。相对于功率状态，ACPI指定不同的功率消耗状态，一般被称为C状态，C0，C1到Cn状态。当核活跃时，它在C0状态运行，而当核空闲时，它可以被置于核低功率状态，也叫做核非零C状态(例如，C1-C6状态)。当多核处理器的所有核都处于核低功率状态时，可以将处理器置于封装低功率状态，诸如封装C6低功率状态。除这些功率状态之外，处理器还可以被配置成在多种性能状态，P状态，即，从P0到PN中的一种状态下操作。一般而言，P1性能状态可以对应于可以由OS请求的最高保证的性能状态。除此P1状态之外，OS还可以请求较高性能状态，即，P0状态。如此，此P0状态可以是机会性状态，其中，当有功率和热预算可用时，处理器硬件可以配置处理器或其至少一些部分，以便以高于保证的频率操作。在许多实现中，处理器可包括多个高于此P1频率的所谓的元频率(bin frequency)，此处也被称为超频模式频率。最高这样的频率可以对应于最大超频频率(P01)，这是域可以操作的最高频率。如此，此最大超频频率是大于P1频率的多个超频模式频率的最高端，并对应于能够实现的最大非保证的最高性能级别。如此处所描述的，可以跨所有核或基于每个硬件线程地启用/禁用超频。各实施例提供配置机制，以与处于数据封装级别和单个核级别(通过硬件线程)的超频控制一起操作。注意，术语“性能状态”或“P状态”可以与术语“操作频率”(或更一般而言“频率”)可互换地使用，因为核的操作频率与其性能具有直接关联。因此，如此处所使用的，较高性能状态与较高操作频率相互关联。根据本专利技术的一个实施例的处理器可以包括完全集成电压调节(FIVR)，以便可以提供每核P状态(PCPS)。如此，可以在彼此独立的频率操作核。虽然参考特定集成电路(诸如在计算平台或处理器中)描述了下列实施例，但其他实施例也适用于其他类型的集成电路和逻辑设备。可以将此
处所描述的各实施例的类似的技术和教示应用于也可以得益于更好的能量效率和能量节约的其他类型的电路或半导体器件。例如，所公开的各实施例不仅限于任何特定类型的计算机系统，也可以用于诸如手持式设备、片上系统(SOC)设备以及嵌入式应用之类的其他设备中。手持式设备的某些示例包括蜂窝电话、网际协议设备、数码相机、个人数字助理(PDA)以及手持式PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、网络计算机(NetPC)、机顶盒、网络中枢、广域网(WAN)交换机，或能够执行下面所描述的功能和操作的任何其他系统。此外，此处所描述的设备、方法，以及系统也不仅限于物理计算设备，但是，也可以涉及对于节能和效率的软件优化。如在下面的描述中显而易见地看出，此处所描述的方法、设备以及系统的各实施例(无论引用硬件、固件、软件或其组合)为未来的“绿色技术”所不可缺少的，诸如，用于涵盖美国经济的大部分的产品中的电能节省和能量效率。虽然处理器可以具有各种动态功率/性能特征，但是，各实施例可以被用来提供这样的特征中的某些或全部的可配置性。为了此处的说明，将详细地描述三个动态功率/性能特征：每个核P状态(PCPS)、非核频率调整(UFS)以及有能量效率的超频(EET)。PCPS特征允许多核处理器的单个核在总体功率、电气、热以及库存单位(SKU)约束内以不同频率并行地操作。UFS特征使用传感器值来动态地调整非核互连频率，以在核和非核互连之间更好地分配功率，以提高性能，在空闲情况下节省功率。EET特征基于核停止(例如，当在核上执行的一个或多个线程正在等待负载或存储时)，在核的超频范围内动态地调整频率。因为无论由于工作负荷混合还是应用存储器访问模式导致停止的核不是频率友好的并且不本文档来自技高网...

【技术保护点】
一种系统，包括：多个处理器；通信耦合所述多个处理器中的两个或更多个处理器的处理器互连；系统存储器，包括通过存储器互连通信耦合到所述多个处理器中的一个或多个的动态随机存取存储器；所述多个处理器中的至少一个，包括：形成在单个半导体管芯上的多个核，所述多个核中的一个核执行一个或多个线程；所述多个核中的一个核包括用于从指令缓存获取指令的获取单元、用于解码所述指令的解码单元以及用于实施所述指令的无序执行的多个执行单元；一个或多个控制寄存器，用于存储指出所述多个核中的两个或更多个核在独立的性能状态下操作的第一指示；形成在单个半导体管芯上的多个电压调节器，所述多个电压调节器中的一个电压调节器与所述多个核中的一个核相关联；形成在单个半导体管芯上的功率控制器，所述功率控制器控制多个电压调节器以向所述多个核中的第一核提供电压和/或频率，向所述多个核中的第一核提供电压和/或频率独立于向一个或多个其他核提供的电压和/或频率，并且基于第一核的工作负荷、热约束和活动计数判断是否更新所述第一核的所述电压和/或频率；以及形成在所述单个半导体管芯上且与所述多个核外部的处理器电路相关联的至少一个附加电压调节器，所述至少一个附加电压调节器允许核外部的处理器电路在与所述多个核中的一个或多个核不同的电压和/或频率下操作。...

【技术特征摘要】
2012.08.31 US 13/600,5681.一种系统，包括：多个处理器；通信耦合所述多个处理器中的两个或更多个处理器的处理器互连；系统存储器，包括通过存储器互连通信耦合到所述多个处理器中的一个或多个的动态随机存取存储器；所述多个处理器中的至少一个，包括：形成在单个半导体管芯上的多个核，所述多个核中的一个核执行一个或多个线程；所述多个核中的一个核包括用于从指令缓存获取指令的获取单元、用于解码所述指令的解码单元以及用于实施所述指令的无序执行的多个执行单元；一个或多个控制寄存器，用于存储指出所述多个核中的两个或更多个核在独立的性能状态下操作的第一指示；形成在单个半导体管芯上的多个电压调节器，所述多个电压调节器中的一个电压调节器与所述多个核中的一个核相关联；形成在单个半导体管芯上的功率控制器，所述功率控制器控制多个电压调节器以向所述多个核中的第一核提供电压和/或频率，向所述多个核中的第一核提供电压和/或频率独立于向一个或多个其他核提供的电压和/或频率，并且基于第一核的工作负荷、热约束和活动计数判断是否更新所述第一核的所述电压和/或频率；以及形成在所述单个半导体管芯上且与所述多个核外部的处理器电路相关联的至少一个附加电压调节器，所述至少一个附加电压调节器允许核外部的处理器电路在与所述多个核中的一个或多个核不同的电压和/或频率下操作。2.如权利要求1所述的系统，还包括通信耦合到所述多个处理器中的
\t至少一个的至少一个数据通信设备。3.如权利要求1所述的系统，还包括通信耦合到所述多个处理器中的至少一个的至少一个存储设备。4.如权利要求1所述的系统，其特征在于，所述多个处理器中的至少一个包括由所述多个核中的两个或更多个共享的缓存。5.如权利要求1所述的系统，其特征在于，所述多个处理器中的至少一个包括控制寄存器，用于存储指出第一组核以共同的性能状态操作的第一指示。6....

【专利技术属性】
技术研发人员：M·K·布汉达鲁，E·J·德哈默，S·P·波布霍尔兹，R·玛卡拉姆，V·加吉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US