闪存的二维数据写入方法及装置制造方法及图纸

一种闪存的二维数据写入方法及装置，该结构主要包括多个闪存模块及一个控制模块，各闪存模块电连接控制模块。控制模块进一步包括多个缓存及一个处理单元，各缓存分别电连接各闪存模块，各缓存还共同电连接处理单元。该处理单元用以对各闪存模块形成多个记忆区间的规划，并且同时赋予不同闪存模块的各记忆区间的存取顺序，从而形成二维存取顺序。处理单元将数据切割成数据包后，依序传至不同缓存，然后由各缓存同时写入所对应连接的记忆区间，由此加快该固态储存装置的存取时间。

【技术实现步骤摘要】

本专利技术涉及一种闪存，特别涉及一种用以提高闪存存取速度的储存方法及装置。
技术介绍
在现代科技快速发展的环境中，计算机在生活中扮演着举足轻重的角色，尤其在迈向信息化作业的各个工作环境里，计算机结合文书、简报、电子表格等各种软硬件，已成为企业不可或缺的设备。在要求便利的如今，可携式信息产品，如随身储存装置，更是个人工作中的一大利器，尤其是在近年来发展非常快速的以固体内存为主轴的随身储存装置。该储存装置除了携带方便的设计结构外，其容量高、存取速度快都是闪存(FLASH MEMORY)的优点，目前已成为可携式储存装置的主流。虽然目前可携式储存装置所使用的闪存本身比起一般机械式储存装置具有存取速度快的优势，但就闪存本身而言，至今仍存在存取速度的限制。就目前而言，现有的固定内存所使用的存取技术是利用连结接口的总线(bus)电连接缓存(buffer)，最后该缓存再电连接闪存，因此总线接收数据后先传送至缓存中，然后再写入闪存的记忆空间。虽然目前所使用的总线传递速度一直在提高，可以不断将资料快速传至缓存，但由于传统的闪存，其内部记忆空间地址具有串联性，因此所有数据的写入都必须按照该记忆空间地址顺序进行。即，缓存完成前记忆空间的写入动作后，才能再进行下一数据的写入，造成后续的数据都必须先暂存在缓存，使得缓存将数据写入闪存的速度远远跟不上总线传递速度，因此这种一对一写入技术造成多余等待的时间，对于目前要求快速存取的今日，无疑是一种障碍。-->
技术实现思路
针对上述的缺陷，本专利技术的主要目的在于提供一种加快储存装置存取速度的闪存二维数据写入方法及装置。通过处理单元透过多个缓存同时写入相对应的闪存，而改变传统的单一闪存的写入方式，从而节省后续数据存取的等待时间，加速储存装置写入的速度。为达成上述目的，本专利技术提供一种闪存的二维数据写入方法及其装置，该结构主要包括多个闪存模块及一个控制模块，各闪存模块电连接控制模块。控制模块进一步包括多个缓存及一个处理单元，各缓存分别电连接各闪存模块，而各缓存共同电连接处理单元。该处理单元用以各闪存模块形成多个记忆区的规划，并且赋予不同闪存模块的各记忆区间的存取顺序，从而形成二维的存取顺序。处理单元将数据切割成数据包后，再依序传至不同缓存，然后由各缓存同时写入所对应连接的记忆区间，由此加快该固态储存装置的存取时间。根据本专利技术的闪存的二维数据写入方法及装置，通过处理单元透过多个缓存同时写入相对应的闪存，而改变传统的单一闪存的写入方式，从而节省后续数据存取的等待时间，加速储存装置写入的速度。附图说明图1是本专利技术结构的方块示意图；图2是本专利技术内存的结构放大图；图3是本专利技术的操作示意图；图4(S1)～(S3)是本专利技术的方块流程图。附图中，各标号所代表的部件列表如下：储存装置1控制模块10闪存模块11a～11n记忆盘111记忆区间112缓存12a～12n-->总线13处理单元14连接接口15具体实施方式本专利技术的内容配合附图加以描述：图1是本专利技术结构的方块示意图。如图所示，该储存装置1包括以控制模块10和多个闪存模块11a～11n为主要的结构。该控制模块10与多个闪存模块11a～11n形成电连接。该控制模块进一步包括多个缓存12a～12n(buffer)、总线13及处理单元14，其中各闪存模块11a～11n分别电连接对应的缓存12a～12n(buffer)。闪存模块11与缓存12是通过相对应的单一直接内存存取信道(Direct Memory Access，DMA)来进行数据的传送。缓存12a～12n分别通过总线13(bus)电连接用以接收存取指令的处理单元14，并且由该总线13对其所对应的直接内存存取信道(DMA)进行规划各闪存模块11a～11n的记忆空间与存取顺序。控制模块10的处理单元14电连接连接接口15，通过该连接接口15与外部装置(如计算机主机)相连接，用以接收或传送数据。图2是闪存模块11的结构放大图，每个闪存模块11a～11n内部包括多个记忆盘111(plane)，本实施方式中具有四组记忆盘11，并且每个记忆盘111由多个记忆区块112(page)所组成，各记忆区块112则具有固定单位的储存空间，并且各单位储存空间有相对应的储存空间地址。图3是本专利技术的操作示意图。处理单元14先将多个闪存模块11内包含的多个记忆盘111的多个记忆区块112进行写入顺序的安排，如图所示，将第一个闪存模块11-a中的第一个记忆盘111-a的第一个记忆区块112-a的存取顺序定为page0，将第二个闪存模块11-b中的第一个记忆盘111-b的第一个记忆区块112-b的存取顺序定为page1，将第三个闪存模块11-c中的第一个记忆盘111-c的第一个记忆区块112-c的存取顺序定为page2，直到最后一个闪存模块11-n中的第一个记忆盘111-n的第一个记忆区块112-n的存取顺序定为pageN-1，在每个闪存模块11所属的第一记忆盘111的第一记忆区块112的写入顺序-->预定后，重新回到第一个闪存模块11-a中的第二个记忆盘111-a的第一个记忆区块112-a，将其存取顺序定为pageN，依此类推，再依序继续将闪存模块11内部各个的记忆区块112进行存取顺序的循环编排，并将多个闪存模块11内部的记忆空间进行整合，从而形成以多个闪存模块纵向序列为主，以单一闪存模块内部的多个记忆盘横向序列为辅的矩阵形式的记忆顺序。因此，当处理单元14通过连接接口15接收到外部的存取指令及数据后，该处理单元14首先比对其所需要的储存空间并找出所对应的单位储存空间地址。然后，处理单元14将数据分割成不大于记忆区块112的多个数据包，通过总线13传至第一个缓存12a上。缓存12a将数据写入所对应有电连接的固体内存11a的记忆区块112a，即顺序为page0的位置。在该缓存12a将数据写入记忆区块112a的同时，处理单元14将未储存完的资料直接移至下一个缓存12b，并由缓存12b将数据写入所对应的闪存模块11b内的记忆区块112a，即顺序是page1的位置(如箭头所示)。处理单元14再将未储存完的资料直接移至下一个缓存12c。缓存12c将数据写入所对应的闪存模块11c内的记忆区块112c，即为顺序为page2的位置(如箭头所示)，如此该处理单元14重复该动作直到最后的缓存12n将数据写入记忆区块112n，也就是顺序为pageN-1的位置(如箭头所示)。处理单元14以纵向序列方式将数据传送至不同的缓存12a～12n，再由各缓存12a～12n同时对应写入电连接的闪存模块11a～11n内的各记忆区块112n，直到数据存取完毕。当闪存模块11a～11n内的记忆盘111a-1～111n-1储存完毕后，处理单元14再将未写入完毕的数据重新由最先的缓存12a开始写入下一个记忆盘111a-2内的记忆区块112中。如图中顺序pageN的位置(如箭头所示)，重复以纵向序列方式将数据分配于各缓存12a～12n，再同时写入各固定内存11a～11n中，并且在单一固定内存11内则以不同记忆盘111顺序将数据写入各记忆区块112中，从而形成纵向为主，横向为辅的二维存取顺序。也就是说，单一闪存模块11每一次写入的动作都会在预定顺序的不同记忆盘111进行，由此将数据本文档来自技高网...

【技术保护点】
一种闪存的二维数据写入方法，其结构主要包括多个闪存模块，所述闪存模块是由多个记忆盘构成，所述闪存模块分别电连接缓存，所述缓存电连接处理单元，所述写入方法的步骤包括：ａ）设定所述闪存模块数组的每个记忆区间的地址，所述地址顺序依每个所述闪存模块的顺序而定，对每个对应所述记忆盘的每个所述对应记忆区间依序循环编号；ｂ）切割待存数据为多个不大于一个所述记忆区间容量的数据包；ｃ）将数据包按照各所述记忆区间的顺序写入。

【技术特征摘要】
1.一种闪存的二维数据写入方法，其结构主要包括多个闪存模块，所述闪存模块是由多个记忆盘构成，所述闪存模块分别电连接缓存，所述缓存电连接处理单元，所述写入方法的步骤包括：a)设定所述闪存模块数组的每个记忆区间的地址，所述地址顺序依每个所述闪存模块的顺序而定，对每个对应所述记忆盘的每个所述对应记忆区间依序循环编号；b)切割待存数据为多个不大于一个所述记忆区间容量的数据包；c)将数据包按照各所述记忆区间的顺序写入。2.如权利要求1所述的闪存的二维数据写入方法，其特征在于，所述方法是以纵向序列为主，横向序列为辅的二维写入方法。3.如权利要求2所述的闪存的二维数据写入方法，其特征在于，所述纵向序列是由不同的所述闪存模块所构成。4.如权利要求2所述的闪存的二维数据写入方法，其特征在于，所...

【专利技术属性】
技术研发人员：陈明胜，
申请(专利权)人：宇瞻科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]