一种功率芯片堆叠封装结构制造技术

技术编号:28207296 阅读:27 留言:0更新日期:2021-04-24 14:38
本发明专利技术公开一种功率芯片堆叠封装结构,该功率芯片堆叠封装结构包括依次堆叠以形成堆叠结构的金属片、第一芯片、引线框架和第二芯片,以及包封堆叠结构的封装体;引线框架包括基岛、与基岛电连接的第一管脚、以及与基岛绝缘的第二管脚;第一芯片相对的两面设有第一电极和第二电极,第二芯片相对的两面设有第三电极和第四电极;金属片与第一电极、第二电极与基岛、基岛与第三电极分别通过导电结合层结合;第四电极与第二管脚电连接;金属片的正面、第一管脚的一部分、第二管脚的一部分露出封装体。该功率芯片堆叠封装结构,将两个芯片固定在引线框架相对的两侧进行堆叠封装,并且金属片外露,在缩小了封装结构的尺寸的同时,兼具更优的散热性能。更优的散热性能。更优的散热性能。

【技术实现步骤摘要】
一种功率芯片堆叠封装结构


[0001]本专利技术涉及半导体
,尤其涉及一种功率芯片堆叠封装结构。

技术介绍

[0002]目前,半导体封装发展的趋势向多芯片封装的方向发展。堆叠封装是多芯片封装的一种。小封装尺寸以及良好的散热性能,为功率芯片堆叠封装结构的发展趋势。
[0003]现有的功率芯片堆叠封装结构,一种是将不同芯片分别封装在不同的封装体内,再将封装体堆叠,通过穿孔、焊球等方式实现多个芯片之间的互连,形成最终的整体封装结构;此种功率芯片堆叠封装结构,每一芯片均需要一基底承载,且需要对每一芯片进行封装,封装结构的尺寸较大,不利于产品的小型化设计。
[0004]另一种功率芯片堆叠封装结构,将两个或多个芯片封装于同一个封装体内,芯片的电极通过铜线与管脚电连接,以将芯片电极外引;但是,对于相对两面均设有电极的双面电极芯片而言,当需要将两个或多个双面电极芯片堆叠封装,此种封装结构较难在实现芯片间互连以及电极的外引。
[0005]并且,上述两种功率芯片堆叠封装结构也无法实现高效的散热。
[0006]现有技术中,缺乏一种可将双面设有电极的芯片进行堆叠,且可解决功率芯片堆叠封装结构尺寸较大、散热性能不佳的功率芯片堆叠封装结构。

技术实现思路

[0007]本专利技术实施例的目的在于:提供一种功率芯片堆叠封装结构,其实现了两个或多个双面设有电极的芯片的堆叠封装,缩小了封装尺寸,提升了散热性能。
[0008]一种功率芯片堆叠封装结构,包括依次堆叠以形成堆叠结构的金属片、第一芯片、引线框架和第二芯片,以及包封所述堆叠结构的封装体;
[0009]所述引线框架包括基岛、与所述基岛电连接的第一管脚、以及与所述基岛绝缘的第二管脚;
[0010]所述第一芯片相对的两面设有第一电极和第二电极,所述第二芯片相对的两面设有第三电极和第四电极;所述金属片的背面与所述第一电极、所述第二电极与所述基岛的正面、所述基岛的背面与所述第三电极分别通过导电结合层结合;所述第四电极与所述第二管脚电连接;
[0011]所述金属片的正面、所述第一管脚的一部分、所述第二管脚的一部分露出所述封装体。
[0012]作为优选,还包括金属桥,所述金属桥的正面通过导电结合层与所述第四电极结合,所述金属桥与所述第二管脚电连接。
[0013]作为优选,所述金属桥的背面露出所述封装体。
[0014]作为优选,所述基岛与所述第一管脚为一体结构,所述第一管脚的宽度为a,所述基岛的宽度为b,a与b的比值为0.5至1。
[0015]作为优选,所述第二管脚为片状管脚;所述第二管脚位于所述封装体外的部分的宽度为c,所述封装体的宽度为d,c与d的比值为0.4至0.9。
[0016]作为优选,所述第一芯片为三极管芯片,所述第二芯片为二极管芯片;或,所述第一芯片为二极管芯片,所述第二芯片为三极管芯片。
[0017]作为优选,所述三极管芯片相对的两面分别设有源极和漏极;所述二极管芯片的相对两面分别设有阳极和阴极;
[0018]当所述第一芯片为三极管芯片时,所述第二电极为所述漏极,所述第三电极为所述阴极;当所述第一芯片为二极管芯片时,所述第二电极为所述阴极,所述第三电极为所述漏极。
[0019]作为优选,所述第一芯片为三极管芯片,所述第一电极为源极,所述第二电极为漏极;所述第一芯片还包括与所述源极共面的栅极;
[0020]所述引线框架还包括与所述基岛绝缘的第三管脚,所述栅极通过金属线与所述第三管脚电连接;或,所述功率芯片堆叠封装结构还包括导电片,所述栅极通过导电结合层结合于所述导电片的背面,所述导电片的正面露出所述封装体。
[0021]作为优选,所述第一芯片为三极管芯片,所述第一电极为源极,所述第二电极为漏极;所述第一芯片还包括与所述源极共面的栅极和检测电极;
[0022]所述引线框架还包括与所述基岛绝缘的第三管脚、与所述基岛绝缘的第四管脚,所述栅极通过金属线与所述第三管脚电连接,所述检测电极通过金属线与所述第四管脚电连接;或,所述功率芯片堆叠封装结构包括两块导电片,所述栅极通过导电结合层结合于其一所述导电片的背面,所述检测电极通过导电结合层结合于另一所述导电片的背面,两个所述导电片的正面均露出所述封装体。
[0023]作为优选,所述第一管脚包括第一连接面,所述第二管脚包括第二连接面;所述金属片的正面、所述第一连接面和所述第二连接面位于同一平面内。
[0024]本专利技术的有益效果为:该功率芯片堆叠封装结构,将两个双面设有电极的芯片固定在引线框架相对的两侧进行堆叠封装,并且金属片外露,在缩小了封装结构的尺寸的同时,兼具更优的散热性能,适用范围更广,更加可靠。
附图说明
[0025]下面根据附图和实施例对本专利技术作进一步详细说明。
[0026]图1为本专利技术其一实施例所述功率芯片堆叠封装结构的第一方向纵剖图;
[0027]图2为本专利技术其一实施例所述功率芯片堆叠封装结构的第二方向纵剖图;
[0028]图3为本专利技术其一实施例所述功率芯片堆叠封装结构的内部结构正面视图;
[0029]图4为本专利技术其一实施例所述功率芯片堆叠封装结构的内部结构背面视图;
[0030]图5为本专利技术其一实施例所述功率芯片堆叠封装结构的整体结构背面视图;
[0031]图6为本专利技术其一实施例所述功率芯片堆叠封装结构的整体结构正面视图;
[0032]图7为本专利技术另一实施例所述功率芯片堆叠封装结构的纵剖图;
[0033]图8为本专利技术另一实施例所述功率芯片堆叠封装结构的内部结构正面视图;
[0034]图9为本专利技术另一实施例所述功率芯片堆叠封装结构的内部结构背面视图;
[0035]图10为本专利技术另一实施例所述功率芯片堆叠封装结构的整体结构背面视图;
[0036]图11为本专利技术另一实施例所述功率芯片堆叠封装结构的整体结构正面视图;
[0037]图12为本专利技术其一实施例所述功率芯片堆叠封装结构的应用示意图;
[0038]图中:10、金属片;20、第一芯片;21、源极;23、栅极;24、检测电极;31、基岛;32、第一管脚;33、第二管脚;34、第三管脚;35、第四管脚;40、第二芯片;41、阴极;50、金属桥;61、导电结合层;62、金属线;63、导电片;70、封装体;80、电路板;90、散热器。
具体实施方式
[0039]为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本专利技术实施例的技术方案作进一步的详细描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。
[0040]在本专利技术的描述中,除非另有明确的规定和限定,术语“相连”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接或成一体;可以是机械连接,也可以本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种功率芯片堆叠封装结构,其特征在于,包括依次堆叠以形成堆叠结构的金属片(10)、第一芯片(20)、引线框架和第二芯片(40),以及包封所述堆叠结构的封装体(70);所述引线框架包括基岛(31)、与所述基岛(31)电连接的第一管脚(32)、以及与所述基岛(31)绝缘的第二管脚(33);所述第一芯片(20)相对的两面设有第一电极和第二电极,所述第二芯片(40)相对的两面设有第三电极和第四电极;所述金属片(10)的背面与所述第一电极、所述第二电极与所述基岛(31)的正面、所述基岛(31)的背面与所述第三电极分别通过导电结合层(61)结合;所述第四电极与所述第二管脚(33)电连接;所述金属片(10)的正面、所述第一管脚(32)的一部分、所述第二管脚(33)的一部分露出所述封装体(70)。2.根据权利要求1所述的功率芯片堆叠封装结构,其特征在于,还包括金属桥(50),所述金属桥(50)的正面通过导电结合层(61)与所述第四电极结合,所述金属桥(50)与所述第二管脚(33)电连接。3.根据权利要求2所述的功率芯片堆叠封装结构,其特征在于,所述金属桥(50)的背面露出所述封装体(70)。4.根据权利要求1所述的功率芯片堆叠封装结构,其特征在于,所述基岛(31)与所述第一管脚(32)为一体结构,所述第一管脚(32)的宽度为a,所述基岛(31)的宽度为b,a与b的比值为0.5至1。5.根据权利要求1所述的功率芯片堆叠封装结构,其特征在于,所述第二管脚(33)为片状管脚;所述第二管脚(33)位于所述封装体(70)外的部分的宽度为c,所述封装体(70)的宽度为d,c与d的比值为0.4至0.9。6.根据权利要求1

5任一项所述的功率芯片堆叠封装结构,其特征在于,所述第一芯片(20)为三极管芯片,所述第二芯片(40)为二极管芯片;或,所述第一芯片(20)为二极管芯片,所述第二芯片(40)为三极管芯片。7.根据权利要求6所述的功率芯片堆叠封装结构,其特征在于,所述三极管芯片相对的两面分别设有源极(21)和漏极;所述...

【专利技术属性】
技术研发人员:王琇如唐和明郑明祥黄源炜曹周
申请(专利权)人:杰群电子科技东莞有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1