半导体器件及用于制造半导体器件的方法、掩模板系统技术方案

本申请提供了一种半导体器件及用于制造半导体器件的方法、掩模板系统。该方法包括：在衬底上形成堆叠结构；在所述堆叠结构上形成导电通道层和至少一个导电通道；以及在所述导电通道层上形成互连层。形成互连层的步骤包括：形成第一层，所述第一层包括至少一个触点，每个所述触点与一个所述导电通道对应；在所述第一层上外周形成边缘互连部；以及响应于所述触点相对于所述边缘互连部的偏移，在所述第一层上形成与所述边缘互连部连接的偏移互连部，所述偏移互连部在所述第一层的正投影覆盖至少一个所述触点。

【技术实现步骤摘要】
半导体器件及用于制造半导体器件的方法、掩模板系统
本申请涉及半导体领域，更具体的，涉及一种半导体器件、一种用于制造半导体器件的方法、一种掩模板系统。
技术介绍
在信息时代，数据的存储是非常重要的事情。各种类型的存储器被不断设计出来。例如，人们追求提升存储器的存储密度，进而三维与非型闪存(3DNANDflash)得到了越来越广的应用。在制造三维与非型闪存时，通常包括堆叠出堆叠结构。将堆叠结构的一部分刻蚀出台阶，以使堆叠结构形成有核心区(GBArea)和台阶区(SSArea)。对于堆叠层数较多的堆叠结构而言，需要进行两次刻蚀，以在堆叠结构的核心区中制造下沟道孔和上沟道孔，上沟道孔需要和下沟道孔套刻(OVL)对准。而且，在形成下沟道孔和上沟道孔的时候，还要在台阶区进行刻蚀，以形成虚拟沟道孔(DCH)，虚拟沟道孔需要对应于台阶，以保证字线对准栅极层。此外，堆栈结构中间隔堆叠的牺牲层转化为栅极层的过程需要以上沟道孔为基准，堆栈结构的顶部的牺牲层转化为顶部选择栅的过程也需要以上沟道孔为基准。导电通道(CT)需要与上沟道孔、台阶和虚拟本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，其特征在于，包括：/n在衬底上形成堆叠结构；/n在所述堆叠结构上形成导电通道层和至少一个导电通道；以及/n在所述导电通道层上形成互连层，其中，所述形成互连层的步骤包括：/n形成第一层，所述第一层包括至少一个触点，每个所述触点与一个所述导电通道对应；/n在所述第一层上形成边缘互连部；以及/n响应于所述触点相对于所述边缘互连部的偏移，在所述第一层上形成与所述边缘互连部连接的偏移互连部，所述偏移互连部在所述第一层的正投影覆盖至少一个所述触点。/n

【技术特征摘要】
1.一种用于制造半导体器件的方法，其特征在于，包括：
在衬底上形成堆叠结构；
在所述堆叠结构上形成导电通道层和至少一个导电通道；以及
在所述导电通道层上形成互连层，其中，所述形成互连层的步骤包括：
形成第一层，所述第一层包括至少一个触点，每个所述触点与一个所述导电通道对应；
在所述第一层上形成边缘互连部；以及
响应于所述触点相对于所述边缘互连部的偏移，在所述第一层上形成与所述边缘互连部连接的偏移互连部，所述偏移互连部在所述第一层的正投影覆盖至少一个所述触点。


2.根据权利要求1所述的方法，其中，所述形成互连层的步骤还包括：
在互连部掩模板的基底上形成边缘互连部图案和偏移互连部图案，其中，响应于所述触点相对于边缘互连部的偏移而在所述基底形成所述偏移互连部图案；
其中，形成所述边缘互连部包括：利用所述边缘互连部图案在所述第一层上形成所述边缘互连部；以及
其中，形成所述偏移互连部包括：利用所述偏移互连部图案在所述第一层上形成所述偏移互连部。


3.根据权利要求1所述的方法，其中，所述形成堆叠结构的步骤包括：
在由叠绝缘层和牺牲层堆叠形成堆叠结构中形成沟道结构和栅极层。


4.根据权利要求3所述的方法，其中，所述方法还包括：
在所述导电通道层形成第一导电通道柱，以使得所述第一导电通道柱贯穿所述导电通道层并截止于所述沟道结构。


5.根据权利要求3所述的方法，其中，所述方法还包括：
在所述导电通道层形成第二导电通道柱，以使得所述第二导电通道柱贯穿所述导电通道层并截止于所述栅极层。


6.根据权利要求3所述的方法，其中，所述栅极层包括控制栅极层，所述方法还包括：
在所述导电通道层形成第三导电通道柱，以使得所述第三导电通道柱贯穿所述导电通道层并截止于所述控制栅极层。


7.一种半导体器件，其特征在于，包括：
衬底；
堆叠结构，设置在所述衬底上；
导电通道...

【专利技术属性】
技术研发人员：徐伟，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42