导线架制造技术

一种导线架，包括用于容置芯片的芯片容置部以及用于自所述芯片接收信号的管脚部。所述芯片容置部包括容置部和第一延伸部。所述容置部的顶面包括第一沟槽结构。所述第一延伸部自所述容置部向第一方向延伸。所述第一延伸部的顶面包括第二沟槽结构。所述管脚部包括第二延伸部和梳齿部。所述第二延伸部和所述第一延伸部设置于所述容置部的相对侧。所述第二延伸部包括锁胶孔洞。所述梳齿部自所述第二延伸部向与所述第一方向相反的第二方向延伸。所述梳齿部包括梳齿。

【技术实现步骤摘要】
导线架
本申请涉及半导体封装领域，详细来说，是一种导线架。
技术介绍
现有技术中，当要对半导体芯片进行封装时，容易遇到焊料(如锡膏)外漏产生元件污染或封装失败等问题，造成产品良率降低。
技术实现思路
有鉴于此，本申请提出一种导线架以解决
技术介绍
中的问题。依据本申请的一实施例，揭露一种导线架，包括用于容置芯片的芯片容置部以及用于自所述芯片接收信号的管脚部。所述芯片容置部包括容置部和第一延伸部。所述容置部的顶面包括第一沟槽结构。所述第一延伸部自所述容置部向第一方向延伸。所述第一延伸部的顶面包括第二沟槽结构。所述管脚部包括第二延伸部和梳齿部。所述第二延伸部和所述第一延伸部设置于所述容置部的相对侧。所述第二延伸部包括锁胶孔洞。所述梳齿部自所述第二延伸部向与所述第一方向相反的第二方向延伸。所述梳齿部包括梳齿。附图说明附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：图1A及1B分别演示依据本申请一实施例之导线架的俯视视图及仰视视图。图2演示依据本申请一实施例之芯片容置部的剖面视图。图3演示依据本申请另一实施例之导线架的俯视视图。图4A至4D演示依据本申请一实施例的芯片封装作业的流程步骤。具体实施方式以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属
中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。图1A及1B分别演示依据本申请一实施例之导线架100的俯视视图及仰视视图。导线架100包括芯片容置部100A与管脚部100B。芯片容置部100A用于容置半导体芯片。管脚部100B用于自接收半导体芯片接收信号。在某些实施例中，导线架100A包括导体。在某些实施例中，导线架100A包括铜。在某些实施例中，芯片容置部100A与管脚部100B是一体式冲压设计。芯片容置部100A包括容置部111与第一延伸部112。容置部111的顶面包括第一沟槽结构111t以防止锡膏溢出过快而污染元件。第一沟槽结构111t为环状。第一沟槽结构111t所包围的区域为芯片容置平面111p以容置半导体芯片。容置部111的底面为直边U形结构，换言之，容置部111的底面的侧边与底边的夹角为90°。采用直边U形结构设计的底面具有产品辨识效果。第一延伸部112自容置部111沿第一方向(即y轴方向)延伸。第一延伸部112的顶面包括第二沟槽结构112t。第二沟槽结构112t用以防止溢出锡膏贯通。在某些实施例中，第二沟槽结构112t包括多个(如图1所示的3个)沿x轴方向排列的沟槽以达到锁胶目的。管脚部100B包括第二延伸部121与梳齿部122。第二延伸部121和第一延伸部112设置于容置部111的相对侧。第二延伸部121包括锁胶孔洞121h。锁胶孔洞121h可以增强管脚部100B的锁胶功能。梳齿部122自第二延伸部121沿与第一方向相反的第二方向(即-y轴方向)延伸。梳齿部122包括作为管脚的多个梳齿122c。在某些实施例中，锁胶孔洞121h的直径R121h大约为梳齿122c的宽度W122c的二分之一。梳齿122c的底面包括U形缺口122h。在某些实施例中，U形缺口122h的宽度W122h为梳齿122c的宽度W122c的二分之一。在某些实施例中，U形缺口122h的纵深D122h为梳齿122c的厚度D122c的五分之一。U形缺口122h用于在后续焊接管脚部100B的作业中容纳多余焊料(如锡膏)，达到美观作用。图2演示依据本申请一实施例之芯片容置部100A的剖面视图。图2所示为沿图1A虚线A-A’观察的视图。在某些实施例中，第一沟槽结构111t包括V形沟槽，V形沟槽可便于冲压成型。在某些实施例中，第一沟槽结构111t的V形沟槽所展开的扇形圆心角θ111t在30°～120°的范围。在某些实施例中，第一沟槽结构111t的V形沟槽的纵深D111t为芯片容置部100A的厚度D100A的五分之一。在某些实施例中，第二沟槽结构112t包括鸠尾形沟槽以达到锁胶目的。在某些实施例中，第二沟槽结构112t的鸠尾形沟槽的侧壁与底壁的夹角θ112t在30°～90°的范围。在某些实施例中，第二沟槽结构112t的鸠尾形沟槽的纵深D112t为芯片容置部100A的厚度D100A的四分之一。图3演示依据本申请一实施例的导线架200的俯视视图。图3所示的导线架200与图1所示的导线架100大致相同，差异仅在于导线架200还包括外框部100C。外框部100C环绕芯片容置部100A与管脚部100B。芯片容置部100A通过第一支撑部21与外框部100C连接。管脚部100B通过第二支撑部22与外框部100C连接。导线架200通过外框部100C连接芯片容置部100A与管脚部100B，使得进行半导体芯片封装作业时更为便捷。在某些实施例中，外框部100C是矩形结构。然而，本申请并不限制外框部100C的结构形状。在图3的示例中，第一支撑部本文档来自技高网...

【技术保护点】
1.一种导线架，其特征在于，包括：/n芯片容置部，用于容置芯片，包括：/n容置部，其中所述容置部的顶面包括第一沟槽结构；以及/n第一延伸部，自所述容置部向第一方向延伸，其中所述第一延伸部的顶面包括第二沟槽结构；以及/n管脚部，用于自所述芯片接收信号，包括：/n第二延伸部，和所述第一延伸部设置于所述容置部的相对侧，其中所述第二延伸部包括锁胶孔洞；以及/n梳齿部，自所述第二延伸部向与所述第一方向相反的第二方向延伸，其中所述梳齿部包括梳齿。/n

【技术特征摘要】
1.一种导线架，其特征在于，包括：
芯片容置部，用于容置芯片，包括：
容置部，其中所述容置部的顶面包括第一沟槽结构；以及
第一延伸部，自所述容置部向第一方向延伸，其中所述第一延伸部的顶面包括第二沟槽结构；以及
管脚部，用于自所述芯片接收信号，包括：
第二延伸部，和所述第一延伸部设置于所述容置部的相对侧，其中所述第二延伸部包括锁胶孔洞；以及
梳齿部，自所述第二延伸部向与所述第一方向相反的第二方向延伸，其中所述梳齿部包括梳齿。


2.如权利要求1所述的导线架，其特征在于，所述第一沟槽结构为环状，所述第一沟槽结构的包围区域为芯片容置平面。


3.如权利要求2所述的导线架，其特征在于，所述第一沟槽结构包括V形沟槽。


4.如权利要求3所述的导线架，其特征在于，所述V形沟槽所展开的扇形圆心角在30°～120°的范围。


5.如权利要求3所述的导线架，其特征在于，所述V形沟槽的纵深为所述芯片容置部的厚度的五分之一。


6.如权利要求1所述的导线架，其特征在于，所述第二沟槽结构包括鸠尾形沟槽。


7.如权利要求6所述的导线架，其特征在于，所述鸠尾形沟槽的侧壁与底壁的夹角在30°～90°的范围。


8.如权利要求6所述的导线架，其特征在于，所述鸠尾形沟槽的纵深为所述芯片容置部的厚度的四分之一。


9.如权利要求1所述...

【专利技术属性】
技术研发人员：廖弘昌，钱进，田亚南，刘振东，
申请(专利权)人：日月光半导体威海有限公司，
类型：新型
国别省市：山东;37