高精度电压基准校正电路制造技术

一种高精度电压基准校正电路，由熔丝电路、逻辑电路、数模转换电路组成，其中：熔丝电路由０、１、２、３…ｎ个多路单元并行构成，ｎ为正整数，各路单元均由烧写电路和修调电路构成；逻辑电路由逻辑元件连接构成，逻辑电路的各输入端分别与熔丝电路的各输出信号对应连接，逻辑电路的输入信号Ａ与输出信号Ｄ的逻辑关系如下：Ｄ０＝＊０；Ｄ１＝Ａ０⊙Ａ１；Ｄ２＝Ａ０⊙Ａ２；Ｄ３＝Ａ０⊙Ａ３…Ｄｎ＝Ａ０⊙Ａｎ；数模转换电路由０、１、２、３…ｎ个多路并行的电子开关电路、倒Ｔ型电阻网络和一个运算放大器构成的求和电路组成，校准前的基准电压输入端Ｖｒｅｆ１接运算放大器的同相输入端，运算放大器的输出端作为校准后的基准电压输出端Ｖｒｅｆ２。本实用新型专利技术构思巧妙，较好的解决了以往校准电路存在的高精度与电路简单及低成本之间的矛盾，从而获得了以低成本实现高精度的效果。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及MOS集成电路，具体涉及一种高精度电压基准校正电路，该电路主要用来提供精确的基准电压，比如应用于电源管理芯片以及需要提供精确基准电压的芯片和电路。
技术介绍
随着电源技术的快速发展，电源管理芯片显得越来越重要，因而人们对电源管理芯片性能的要求也越来越高。电源管理芯片应用十分广泛，比如PC机、工作站、家用电器、手机、电池、UPS等。大多数电源管理芯片都要求具有高精度的带隙电压基准，由于带隙电压基准易受加工工艺等因素影响，最后得到的带隙电压基准的值往往偏离目标值很多。以往对于这种问题，需要在中测时把大部分偏离基准值比较大的芯片，通过测试筛选出来当做坏片处理。这种处理方式不仅大大增加了芯片的制造成本，而且造成了一定的资源浪费。为了解决这个问题，人们设计了一种校准电路(见图1所示)，中测时通过修调一系列电阻值来校准电压基准值。如图1所示，Vref1为校准前的电压基准，Vref2为校准后的基准电压，R为电阻，在集成电路中为了减小电阻的相对误差，一般用相同的电阻单元的组合来实现不同的电阻值，如为了得到R/4就用4个阻值为R的电阻并联起来实现。f0、f1、 f2、f3…为熔丝，在芯片测试时，先测量Vref1的值，根据Vref1的值来决定烧断相应的熔丝，从而使Vref2的值接近于目标值。例如当所有熔丝都烧断时Vref2的值为Vref2＝Vref1×(1+1+1/2+1/4+1/8…)但是以上校准电路要实现较高的电压精度十分困难，因为精度每升高一位，所需电阻数量就增加一倍，这样一来会使芯片的成本大大增加。
技术实现思路
本技术提供一种高精度电压基准校正电路，其目的是要解决以往校准电路存在的高精度与电路简单及低成本之间的矛盾，从而以低成本实现高精度校准。为达到上述目的，本技术采用的技术方案是一种高精度电压基准校正电路，由熔丝电路、逻辑电路、数模转换电路、一个校准前的基准电压输入端Vref1以及一个校准后的基准电压输出端Vref2组成，其中熔丝电路由0、1、2、3…n个多路单元并行构成，n为正整数，各路单元均由烧写电路和修调电路构成，其中，修调电路主要由上拉电阻R上与熔丝f0、f1、f2、f3…fn串联对地构成回路，上拉电阻R上与熔丝之间分别引出输出信号A0、A1、A2、A3…An，各烧写电路分别与对应的熔丝f0、f1、f2、f3…fn串联对地构成回路；逻辑电路由逻辑元件连接构成，该逻辑电路设有0、1、2、3…n个输入端，各输入端分别与熔丝电路的输出信号A0、A1、A2、A3…An对应连接，该逻辑电路还设有0、1、2、3…n个输出信号D0、D1、D2、D3…Dn，所述逻辑电路的输入信号与输出信号的逻辑关系如下输出信号D0＝输入信号A0非；输出信号D1＝输入信号A0⊙输入信号A1；输出信号D2＝输入信号A0⊙输入信号A2；输出信号D3＝输入信号A0⊙输入信号A3；……输出信号Dn＝输入信号A0⊙输入信号An；数模转换电路由0、1、2、3…n个多路并行的电子开关电路、倒T型电阻网络和一个运算放大器构成的求和电路组成；各电子开关电路均由两个NMOS开关和一个反相器组成，逻辑电路的输出信号D0、D1、D2、D3…Dn对应接各电子开关电路中的两个NMOS开关栅极，其中，一个NMOS开关的栅极上串联反相器；倒T型电阻网络由阻值R和2R的电阻构成0、1、2、3…n级，其中，各2R网络支路分别接各电子开关电路中的两个NMOS开关的源极B0、B1、B2、B3…Bn，倒T型电阻网络的一端接地，另一端接运算放大器的同相输入端；运算放大器的同相输入端接0路电子开关电路中未串联反相器的NMOS开关漏极和1、2、3…n路电子开关电路中串联反相器的NMOS开关漏极，运算放大器的负相输入端接0路电子开关电路中串联反相器的NMOS开关漏极和1、2、3…n路电子开关电路中未串联反相器的NMOS开关漏极；运算放大器的负相输入端与输出端之间串联电阻构成负反馈，校准前的基准电压输入端Vref1接运算放大器的同相输入端，运算放大器的输出端作为校准后的基准电压输出端Vref2。上述技术方案中的有关内容解释如下1、上述方案中，n一般≤12。2、上述方案中，所述烧写电路为针对金属熔丝设置两个电接探点，每个电接探点由开设窗口的金属层构成，两个电接探点的金属层分别通过连线与金属熔丝的两端电连接。3、本技术原理参见图2所示，具体说明如下(1)、熔丝电路图3为本方案熔丝电路原理图，其中，R上为上拉电阻，f0、f1、f2、f3、f4、f5、f6…fn为熔丝，一端接地，另一端接电阻R上，在熔丝两边做上电接探点(PAD)，只要在相应的熔丝两边电接探点(PAD)上加上合适的电流脉冲就可以烧断熔丝从而使A端由原来的低电平0变为高电平1，比如，在熔丝f0两端加电流脉冲烧断f0，则A0端由低电平0变为高电平1。(2)、逻辑电路逻辑电路的输入信号为熔丝电路的输出信号A0、A1、A2、A3、A4、A5、A6…An，而逻辑电路的输出信号为D0、D1、D2、D3、D4、D5、D6…Dn，逻辑关系如下所示DO=AO‾]]>D1＝A0⊙A1D2＝A0⊙A2D3＝A0⊙A3D4＝A0⊙A4D5＝A0⊙A5D6＝A0⊙A6……Dn＝A0⊙An(3)、数模转换电路由图4所示，因为图中的运算放大器接成负反馈的形式，根据运放虚短路的特性有运放的同相输入端电压(V+)等于负相输入端电压(V-)，即V+＝V-＝Vref1。不论接B(B0、B1、B2、B3、B4、B5、B6…Bn)点的哪个NMOS开关打开都有B(B0、B1、B2、B3、B4、B5、B6…Bn)点的电压VB＝V+＝V-＝Vref1，则Bn和V+到Cn点的等效电阻为2R//2R(2R并联2R)即为R，同理Bn-1和Cn(Bn、V+等效到Cn点的等效电阻)到Cn-1点的等效电阻也为2R//2R，即为R，依次类推，最后C2点和B1点到C1的等效电阻也为R，该等效电阻又串一电阻到地，则C1到地的电流I为Vref1/2R，该电流由两路电流构成，一路由B1到C1的电流IB1C1大小为(1/2)I，另一路由C2到C1的电流IC2C1大小为(1/2)I，同理可得IB2C2＝(1/4)I；IB3C3＝(1/8)I；IB4C4＝(1/16)I；IB5C5＝(1/32)I；IB6C6＝(1/64)I；…IBnCn＝(1/2n)I；设流过Vref2到V-的反馈电阻(R/R)的电流为I-，D0、D1、D2、D3、D4、D5、D6…Dn为逻辑电路的输出信号，当D0＝0时，连接B0的右端NMOS打开，B0接V-，从而I-增加了I(I＝Vref1/2R)，当D0＝1时连接B0的左端NMOS打开，B0接V+，当D1＝0时，连接B1的右端NMOS打开，B1接V+，当D1＝1时连接B1的左端NMOS打开，B1接V-，从而I-增加(1/2)I，同理有Dn＝0时，Bn接V+(n≥1)Dn＝1时，Bn接V-，I-增加(1/2n)I(n≥1)不同的D0、D1、D2、D3、D4、D5、D6…Dn组合可以得到不同I-，则Vref2的电压为Vref2=V-+I-×(R//R)]]>=(V+)+I-&tim本文档来自技高网...

【技术保护点】
一种高精度电压基准校正电路，其特征在于：由熔丝电路、逻辑电路、数模转换电路、一个校准前的基准电压输入端［Ｖｒｅｆ１］以及一个校准后的基准电压输出端［Ｖｒｅｆ２］组成，其中：　　　　熔丝电路由０、１、２、３…ｎ个多路单元并行构成，ｎ为正整数，各路单元均由烧写电路和修调电路构成，其中，修调电路主要由上拉电阻［Ｒ↓［上］］与熔丝［ｆ０、ｆ１、ｆ２、ｆ３…ｆｎ］串联对地构成回路，上拉电阻［Ｒ↓［上］］与熔丝之间分别引出输出信号［Ａ０、Ａ１、Ａ２、Ａ３…Ａｎ］，各烧写电路分别与对应的熔丝［ｆ０、ｆ１、ｆ２、ｆ３…ｆｎ］串联对地构成回路；　　　　逻辑电路由逻辑元件连接构成，该逻辑电路设有０、１、２、３…ｎ个输入端，各输入端分别与熔丝电路的输出信号［Ａ０、Ａ１、Ａ２、Ａ３…Ａｎ］对应连接，该逻辑电路还设有０、１、２、３…ｎ个输出信号［Ｄ０、Ｄ１、Ｄ２、Ｄ３…Ｄｎ］，所述逻辑电路的输入信号与输出信号的逻辑关系如下：　　　　输出信号［Ｄ０］＝输入信号［Ａ０］非；　　　　输出信号［Ｄ１］＝输入信号［Ａ０］⊙输入信号［Ａ１］；　　　　输出信号［Ｄ２］＝输入信号［Ａ０］⊙输入信号［Ａ２］；　　　　输出信号［Ｄ３］＝输入信号［Ａ０］⊙输入信号［Ａ３］；　　　　……　　　　输出信号［Ｄｎ］＝输入信号［Ａ０］⊙输入信号［Ａｎ］；　　　　数模转换电路由０、１、２、３…ｎ个多路并行的电子开关电路、倒Ｔ型电阻网络和一个运算放大器构成的求和电路组成；各电子开关电路均由两个ＮＭＯＳ开关和一个反相器组成，逻辑电路的输出信号［Ｄ０、Ｄ１、Ｄ２、Ｄ３…Ｄｎ］对应接各电子开关电路中的两个ＮＭＯＳ开关栅极，其中，一个ＮＭＯＳ开关的栅极上串联反相器；倒Ｔ型电阻网络由阻值Ｒ和２Ｒ的电阻构成０、１、２、３…ｎ级，其中，各２Ｒ网络支路分别接各电子开关电路中的两个ＮＭＯＳ开关的源极［Ｂ０、Ｂ１、Ｂ２、Ｂ３…Ｂｎ］，倒Ｔ型电阻网络的一端接地，另一端接运算放大器的同相输入端；运算放大器的同相输入端接０路电子开关电路中未串联反相器的ＮＭＯＳ开关漏极和１、２、３…ｎ路电子开关电路中串联反相器的ＮＭＯＳ开关漏极，运算放大器的负相输入端接０路电子开关电路中串联反相器的ＮＭＯＳ开关漏极和１、２、３…ｎ路电子开关电路中未串联反相器的ＮＭＯＳ开关漏极；运算放大器的负相输入端与输出端之间串联电阻构成负反馈，校准前的基准电压输入端［Ｖｒｅｆ１］接运算放大器的同相输入端，运算放大器的输出端作为...

【技术特征摘要】

【专利技术属性】
技术研发人员：石万文，谢卫国，袁翔，江石根，
申请(专利权)人：苏州市华芯微电子有限公司，
类型：实用新型
国别省市：32[中国|江苏]