半导体器件的加工方法及半导体器件技术

本申请提供一种半导体器件的加工方法及半导体器件。该半导体器件的加工方法包括：提供半导体预制件；其中，半导体预制件包括衬底、设置在衬底的一表面上的第一介质层以及嵌设于第一介质层内的至少一金属引出端；在第一介质层远离衬底的表面开设沟槽，沟槽暴露出金属引出端；在沟槽内形成连接垫，连接垫与金属引出端连通，且连接垫的上表面低于第一介质层远离衬底的表面；对半导体预制件进行扎针测试；其中，对半导体预制件进行扎针测试之后连接垫表面形成凸起部；在第一介质层远离衬底的表面形成第二介质层，第二介质层覆盖凸起部。该方法能够大大降低所得产品的厚度，有利于产品向轻薄化方向发展。

【技术实现步骤摘要】
半导体器件的加工方法及半导体器件
本专利技术涉及集成电路制造
，尤其涉及一种半导体器件的加工方法及半导体器件。
技术介绍
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其为实现整体电路高性能互连集成作出了巨大贡献。目前，半导体器件的加工方法，一般是在形成半导体预制件之后，在半导体预制件表面形成连接垫，并使连接垫与半导体预制件内的金属层连通，然后采用探针施加一定的作用力与半导体预制件表面上的连接垫接触并进行测试。但连接垫经过扎针之后通常会留下较为明显的凸起或针痕，从而影响半导体器件的平坦化以及器件的性能；为了解决该问题，目前一般在该半导体预制件表面再沉积一层足够厚的介质层，以使该介质层完全覆盖连接垫上的凸起或针痕，并对该介质层进行多次机械打磨，以保证半导体器件表面的平整度。然而，上述方法需要沉积的介质层较厚，不仅会大大增加半导体器件的厚度，不利于产品向轻薄化方向发展，且需要进行机械打磨的次数较多。
技术实现思路
本申请提供的半导体器件的加工方法及半导体器件，该半导体器件的加工方本文档来自技高网...

【技术保护点】
1.一种半导体器件的加工方法，其特征在于，包括：/n提供半导体预制件；其中，所述半导体预制件包括衬底、设置在所述衬底的一表面上的第一介质层以及嵌设于所述第一介质层内的至少一金属引出端；/n在所述第一介质层远离所述衬底的表面开设沟槽，所述沟槽暴露出所述金属引出端；/n在所述沟槽内形成连接垫，所述连接垫与所述金属引出端连通，且所述连接垫的上表面低于所述第一介质层远离所述衬底的表面；/n对所述半导体预制件进行扎针测试；其中，对所述半导体预制件进行扎针测试之后所述连接垫表面形成凸起部；/n在所述第一介质层远离所述衬底的表面形成第二介质层，所述第二介质层覆盖所述凸起部。/n

【技术特征摘要】
1.一种半导体器件的加工方法，其特征在于，包括：
提供半导体预制件；其中，所述半导体预制件包括衬底、设置在所述衬底的一表面上的第一介质层以及嵌设于所述第一介质层内的至少一金属引出端；
在所述第一介质层远离所述衬底的表面开设沟槽，所述沟槽暴露出所述金属引出端；
在所述沟槽内形成连接垫，所述连接垫与所述金属引出端连通，且所述连接垫的上表面低于所述第一介质层远离所述衬底的表面；
对所述半导体预制件进行扎针测试；其中，对所述半导体预制件进行扎针测试之后所述连接垫表面形成凸起部；
在所述第一介质层远离所述衬底的表面形成第二介质层，所述第二介质层覆盖所述凸起部。


2.根据权利要求1所述的半导体器件的加工方法，其特征在于，所述在所述第一介质层远离所述衬底的表面形成第二介质层，所述第二介质层覆盖所述凸起部的步骤之后，还包括：
平坦化所述第二介质层，并对所述第二介质层远离所述第一介质层的一侧表面进行处理，以露出所述连接垫，用于后续键合。


3.根据权利要求1所述的半导体器件的加工方法，其特征在于，所述金属引出端形成于所述第一介质层最靠近所述衬底的位置，且位于所述沟槽底部下方。


4.根据权利要求1所述的半导体器件的加工方法，其特征在于，所述半导体预制件还包括嵌设于所述第一介质层内的多层金属层，所述多层金属层相互连通且通过所述金属引出端引出以与所述连接垫电连接。


5.根据权利要求4所述的半导体器件的加工方法，其特征在于，所述金属引出端与所述多层金属层偏离设置，所述沟槽与所述多层金属层沿平行于所述第一介质层的方向间隔设置。

【专利技术属性】
技术研发人员：叶国梁，陈俊宇，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42