形成导电特征的方法技术

本公开实施例提供一种形成导电特征的方法，所述方法包括：在衬底之上形成晶种层；在晶种层上形成图案化掩模层，其中图案化掩模层具有暴露出晶种层的开口；在开口中形成导电材料；移除图案化掩模层，以暴露出部分的晶种层；以及使用包含保护剂的刻蚀溶液移除所述部分的晶种层，从而形成导电特征，其中保护剂具有多个活性部位以吸附在导电材料上。

【技术实现步骤摘要】
形成导电特征的方法
本公开实施例涉及制造封装结构的方法。
技术介绍
由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimumfeaturesize)的持续减小，此使得更多较小的组件能够集成到给定面积中。这些较小的电子组件也需要与先前的封装相比利用较小面积的较小的封装。半导体组件的一些较小类型的封装包括四方扁平封装(quadflatpackage，QFP)、引脚栅阵列(pingridarray，PGA)封装、球栅阵列(ballgridarray，BGA)封装、倒装芯片(flipchip，FC)、三维集成电路(three-dimensionalintegratedcircuit，3DIC)、芯片级封装(waferlevelpackage，WLP)及层叠式封装(packageonpackage，PoP)器件等。重布线路结构的形成在封装工艺中也起着重要的作用。
技术实现思路
根据本公开的一些实施例，一种形成导电特征的方法本文档来自技高网...

【技术保护点】
1.一种形成导电特征的方法，其特征在于包括：/n在衬底之上形成晶种层；/n在所述晶种层上形成图案化掩模层，其中所述图案化掩模层具有暴露出所述晶种层的开口；/n在所述开口中形成导电材料；/n移除所述图案化掩模层，以暴露出部分的所述晶种层；以及/n使用包含保护剂的刻蚀溶液移除所述部分的所述晶种层，从而形成导电特征，其中所述保护剂具有多个活性部位以吸附在所述导电材料上。/n

【技术特征摘要】
20190927 US 62/906,732;20200827 US 17/004,0221.一种形成导电特征的方法，其特征在于包括：
在衬底之上形成晶种层；
在所述晶种层上形成图...

【专利技术属性】
技术研发人员：郭宏瑞，蔡惠榕，汪嘉伟，张育慈，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71