封装件及其形成方法技术

本申请的实施例提供了一种形成封装件的方法，包括：形成多个介电层；在多个介电层中形成多个再分布线；在多个介电层中形成堆叠通孔，其中，堆叠通孔形成贯穿多个介电层的连续的电连接件；在堆叠通孔和多个介电层上方形成介电层；在介电层中形成多个接合焊盘；以及通过混合接合将器件管芯接合至介电层和多个接合焊盘的第一部分。本申请的实施例还提供了另一种形成封装件的方法以及一种封装件。

【技术实现步骤摘要】
封装件及其形成方法本申请是2017年12月06日提交的标题为“封装件及其形成方法”、专利申请号为201711279542.7的分案申请。
本申请的实施例涉及半导体领域，并且更具体地，涉及封装件及其形成方法。
技术介绍
集成电路的封装件变得越来越复杂，在同一封装件中封装了更多的器件管芯以实现更多的功能。例如，封装件可以包括多个器件管芯，诸如接合至同一中介层的处理器和存储器立方体。可以基于半导体衬底形成中介层，其中在半导体衬底中形成硅贯通孔以互连在中介层的相对侧上形成的部件。模塑料封装其中的器件管芯。包括中介层的封装件和器件管芯进一步接合至封装衬底。另外，表面安装器件也可以被接合至衬底。散热器可以附接至器件管芯的顶面以消散器件管芯中产生的热量。散热器可以具有固定在封装衬底上的裙部。
技术实现思路
根据本申请的实施例，提供了一种形成封装件的方法，包括：形成多个介电层；在多个介电层中形成多个再分布线；在多个介电层中形成堆叠通孔，其中，堆叠通孔形成贯穿多个介电层的连续的电连接件；在堆叠通孔和多个介电层上方形成介电层；在介电层中形成多个接合焊盘；以及通过混合接合将第一器件管芯接合至介电层和多个接合焊盘的第一部分。根据本申请的实施例，提供了一种形成封装件的方法，包括：形成多个介电层；在多个介电层中的每个中形成多个再分布线；在多个介电层中形成无源器件；形成贯穿多个介电层的第一介电贯通孔和第二介电贯通孔；在多个介电层上方形成介电层；在介电层中形成多个接合焊盘并且电耦接至第一介电贯通孔、第二介电贯通孔、以及多个再分布线；以及通过混合接合将第一器件管芯和第二器件管芯接合至介电层和多个接合焊盘，其中，第一器件管芯和第二器件管芯通过多个再分布线电互连，以及第一器件管芯和第二器件管芯分别连接到第一介电贯通孔和第二介电贯通孔。根据本申请的实施例，提供了一种封装件，包括：多个介电层；在多个介电层中的每个中的多个再分布线；贯穿多个介电层中的介电贯通孔，其中，介电贯通孔具有贯穿多个介电层的基本上笔直的边缘；在多个介电层中的堆叠通孔，其中，堆叠通孔彼此电连接以形成贯穿多个介电层的连续的电连接件；在介电贯通孔和多个再分布线上方的并且连接至介电贯通孔和多个再分布线的多个接合焊盘；第一介电层，多个接合焊盘位于第一介电层中；以及接合至第一介电层和多个接合焊盘的第一部分的第一器件管芯。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1至图27A示出根据一些实施例的无硅衬底(无Si)封装件的形成中的中间阶段的横截面图。图27B、图27C、图27D、和图27E示出根据一些实施例的无Si封装件的横截面图。图28至图32示出根据一些实施例的无Si封装件的形成中的中间阶段的横截面图。图33至图35示出根据一些实施例的无Si封装件的形成中的中间阶段的横截面图。图36和图37示出根据一些实施例的嵌入无Si封装件的封装件的横截面图。图38示出根据一些实施例的在无Si封装件中使用的自对准金属焊盘的一些顶视图。图39示出根据一些实施例的用于形成封装件的工艺流程。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现本专利技术的不同特征。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在...下面”、“在...下方”、“下部”、“在...上面”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。根据各种示例性实施例，提供了一种基于无硅衬底(无Si)中介层形成的封装件及其形成方法。根据一些实施例示出了形成封装件的中间阶段。讨论一些实施例的一些变型。贯穿各个视图和说明性实施例，相同的参考标号用于指定相同的元件。图1至图27A示出了根据本公开的一些实施例的封装件的形成中的中间阶段的横截面图。图1至图27A中所示的步骤也在图39中所示的工艺流程300中示意性地反映。图1示出了载体20和在载体20上形成的释放层22。载体20可以是玻璃载体、硅晶圆、有机载体等。载体20可具有圆形的顶视形状，并且可具有常用的硅晶圆的尺寸。例如，载体20可以具有8英寸的直径、12英寸的直径等。释放层22可以由光热转换(LTHC)材料形成，其可以与载体20一起从将在随后步骤中形成的上面的结构去除。根据本公开的一些实施例，释放层22由环氧树脂基热释放材料形成。释放层22可被涂覆至载体20上。释放层22的顶面是平坦的并且具有高度共面性。根据可选实施例，代替使用载体20和释放层22，使用标记为23的硅晶圆。在释放层22上形成介电层24。根据本公开的一些实施例，介电层24是由可以是氧化硅、氮化硅、氮氧化硅等非聚合物(无机材料)形成。当使用硅晶圆时，可以在硅晶圆23上直接形成层24。在介电层24上形成再分布线(RDL)26。RDL26的形成可以包括在介电层24上方形成晶种层(未示出)，在晶种层上方形成诸如光刻胶的图案化掩模(未示出)，以及然后在暴露的晶种层上执行金属电镀。然后去除图案化掩模和晶种层的由图案化掩模覆盖的部分，从而留下如图1中的RDL26。根据本公开的一些实施例，晶种层包括钛层和位于钛层上方的铜层。可以使用，例如，物理汽相沉积(PVD)形成晶种层。可以使用，例如，化学电镀执行电镀。进一步参考图1，在RDL26上形成介电层28。介电层28的底面与RDL26和介电层24的顶面接触。根据本公开的一些实施例，介电层28是由可以是氧化硅、氮化硅等非聚合物(无机材料)形成的。根据本专利技术的一些实施例，介电层28由可以是聚酰亚胺、聚苯并恶唑(PBO)等的聚合物形成。然后，图案化介电层28以在其中形成开口30。因此，通过介电层28中的开口30暴露出RDL26的一些部分。接下来，参考图2，形成RDL32以连接至RDL26。RDL32包括介电层28上方的金属迹线(金属线)。RDL32还包括延伸至介电层28中的开口中的通孔。RDL32也在电镀工艺中形成，其中RDL32中的每个均包括晶种层(未示出)和晶种层上方的电镀的金属材料。晶种层和电镀的材料可以由相同材料或不同材料形成。RDL32可包括金属或金属合金，包括铝、铜、钨、或它们的合本文档来自技高网...

【技术保护点】
1.一种封装件，包括：/n多个介电层；/n在所述多个介电层中的每个中的多个再分布线；/n贯穿所述多个介电层中的介电贯通孔，其中，所述介电贯通孔具有贯穿所述多个介电层的基本上笔直的边缘；/n在所述多个介电层中的堆叠通孔，其中，所述堆叠通孔彼此电连接以形成贯穿所述多个介电层的连续的电连接件；/n在所述介电贯通孔和所述多个再分布线上方的并且连接至所述介电贯通孔和所述多个再分布线的多个接合焊盘；/n第一介电层，所述多个接合焊盘位于所述第一介电层中；以及/n接合至所述第一介电层和所述多个接合焊盘的第一部分的第一器件管芯。/n

【技术特征摘要】
20170918 US 15/707,2371.一种封装件，包括：
多个介电层；
在所述多个介电层中的每个中的多个再分布线；
贯穿所述多个介电层中的介电贯通孔，其中，所述介电贯通孔具有贯穿所述多个介电层的基本上笔直的边缘；
在所述多个介电层中的堆叠通孔，其中，所述堆叠通孔彼此电连接以形成贯穿所述多个介电层的连续的电连接件；
在所述介电贯通孔和所述多个再分布线上方的并且连接至所述介电贯通孔和所述多个再分布线的多个接合焊盘；
第一介电层，所述多个接合焊盘位于所述第一介电层中；以及
接合至所述第一介电层和所述多个接合焊盘的第一部分的第一器件管芯。


2.根据权利要求1所述的封装件，还包括通过混合接合接合至所述第一介电层和所述多个接合焊盘的第二部分的第二器件管芯，其中，所述第一器件管芯和所述第二器件管芯通过所述多个再分布线彼此电耦接。


3.根据权利要求1所述的封装件，还包括：
在所述第一器件管芯上方并接合至所述第一器件管芯的第二器件管芯；
接触所述第二器件管芯的半导体衬底的接合焊盘，其中，所述接合焊盘的至少一部分在所述第二器件管芯的所述半导体衬底上方；
第二介电层，所述接合焊盘具有在所述第二介电层中的至少一部分；以及
在所述第二介电层和所述接合焊盘上方并且接合至所述第二介电层和所述接合焊盘的块状衬底。


4.根据权利要求3所述的封装件，其中，所述块状衬底由硅形成，并且在所述块状衬底上没有形成有源器件和无源器件。


5.根据权利要求3所述的封装件，其中，所述接合焊盘进一步延伸至所述第二器件管芯的所述半导体衬底中。


6.根据权利要求3所述的封装件，其中，所述接合焊盘形成栅格。


...

【专利技术属性】
技术研发人员：余振华，叶松峯，陈明发，陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71