硅片的刻蚀方法技术

本申请提供一种硅片的刻蚀方法，包括交替执行的以下步骤：主刻蚀步骤：向半导体工艺设备的工艺腔室内通入主刻蚀气体，以对所述硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔；辅刻蚀步骤：向所述工艺腔室内通入辅刻蚀气体，以继续对执行了所述主刻蚀步骤的硅片进行刻蚀，所述辅刻蚀气体中至少含有一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体对硅片的刻蚀速率小于所述主刻蚀气体对硅片的刻蚀速率；其中，在不同的主刻蚀步骤中，所述指定深宽比不同。应用本申请，可以解决现有技术中高深宽比的深硅刻蚀容易出现侧壁形貌粗糙、不平整的问题。不平整的问题。不平整的问题。

【技术实现步骤摘要】
硅片的刻蚀方法


[0001]本专利技术涉及半导体工艺
，具体地，涉及一种的硅片的刻蚀方法。

技术介绍

[0002]等离子体刻蚀工艺被广泛应用于半导体制备过程中。等离子体的各向异性刻蚀特性使得集成电路元器件的尺寸得以进一步缩小，从而为集成电路后来几十年的持续繁荣打下了坚实基础。
[0003]而随着集成电路元器件尺寸的不断缩小，摩尔定律(集成电路上可以容纳的晶体管数目在大约每经过24个月便会增加一倍)的极限越来越近，人们试图在硅片的垂直方向上制造更多的空间，从而放置更多的电子元器件。应用高深宽比刻蚀工艺可以制备更加精细的微纳结构，但是在高深宽比刻蚀工艺如深槽硅的刻蚀中，刻蚀孔侧壁从顶部到底部的钝化存在不均匀的特性，这很容易出现侧壁形貌粗糙、不平整的问题。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种硅片的刻蚀方法，解决现有技术中高深宽比的深硅刻蚀容易出现侧壁形貌粗糙、不平整的问题。
[0005]为实现本专利技术的目的而提供一种硅片的刻蚀方法，包括交替执行的以下步骤：
[0006]主刻蚀步骤：向半导体工艺设备的工艺腔室内通入主刻蚀气体，以对所述硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔；
[0007]辅刻蚀步骤：向所述工艺腔室内通入辅刻蚀气体，以继续对执行了所述主刻蚀步骤的硅片进行刻蚀，所述辅刻蚀气体中至少含有一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体对硅片的刻蚀速率小于所述主刻蚀气体对硅片的刻蚀速率；
[0008]其中，在不同的主刻蚀步骤中，所述指定深宽比不同。
[0009]可选地，所述主刻蚀气体中包括至少一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体与硅反应生成不挥发性反应产物的速率大于所述主刻蚀气体与硅反应生成不挥发性反应产物的速率。
[0010]可选地，当所述沟槽的深宽比达到预设深宽比时，再执行一次所述辅刻蚀步骤和所述主刻蚀步骤，获得具有目标深度的沟槽或者获得通孔。
[0011]可选地，所述指定深宽大于等于N-1：1且小于等于N：1，其中，N为主刻蚀步骤的次序号。
[0012]可选地，所述预设深宽比大于等于3：1且小于等于5：1。
[0013]可选地，所述辅刻蚀步骤的执行时长大于等于2s且小于等于3s。
[0014]可选地，所述辅刻蚀气体包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种；所述主刻蚀气体包括六氟化硫，还包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种；且所述主刻蚀气体和所述辅刻蚀气体之间满足以下关系中的至少一者：
[0015]所述主刻蚀气体中的氧气的流量小于所述辅刻蚀气体中的氧气的流量；
和“该”也可包括复数形式。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
[0033]下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
[0034]本实施例对现有技术中高深宽比刻蚀工艺过程中出现侧壁形貌粗糙、不平整等问题的原因进行了研究分析，发现：当采用刻蚀和沉积交替执行的方法进行高深宽比刻蚀工艺时，由于刻蚀气体的化学活性较强，刻蚀的图形表现为各向同性刻蚀，即侧边腐蚀强烈，虽然采用刻蚀和沉积交替进行，沉积的保护层可以对已经形成的刻蚀图形的侧壁进行保护，但是保护层无法抑制各向同性刻蚀，因此，多个循环后，可能会导致侧壁出现如图1所示的扇贝效应(Scallop)。另外，当刻蚀深度达到一定程度时，顶部在长期受到刻蚀气体腐蚀的情况下，还会出现如图2所示的under cut(“吃边”现象)，继而造成关键尺寸的损失。并且该刻蚀和沉积交替的工艺只能得到如图3所示的陡直的侧壁形貌，而对于TSV(硅通孔刻蚀)、IGBT(绝缘栅双极形晶体管)等功率器件来说，略倾斜的沟槽角度更利用于栅氧的生成及多晶硅的增充。
[0035]基于上述分析研究，本实施例提供一种硅片的刻蚀方法(下述简称刻蚀方法)，可适用于任意等离子体刻蚀设备，应用于集成电路MEMS(微机电系统)、TSV及IGBT等领域的硅深孔及沟槽刻蚀工艺中，以获得高深宽比的刻蚀图形。其中。硅片可以是单晶硅，也可以是多晶硅。刻蚀图形可以是截面为矩形的沟槽，也可以是截面为圆形的通孔或凹槽，本实施对此不作具体限定。如图4所示，本实施例提供的硅片的刻蚀方法可以包括交替执行主刻蚀步骤S1和辅刻蚀步骤S2，其中：
[0036]主刻蚀步骤S1，向半导体工艺设备的工艺腔室内通入主刻蚀气体，并对主刻蚀气体进行等离子化，以对硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔。
[0037]在本实施例中，可基于电感耦合等离子刻蚀设备，在较低的工艺压力条件下进行该主刻蚀步骤S1。主刻蚀步骤S1可视为主要进行刻蚀的步骤，主刻蚀气体可理解为主要作用为进行刻蚀的气体，其可以包括现有的任意能够对硅片进行刻蚀的工艺气体，本实施例对此不作具体限定。可以理解的是，由于随着刻蚀时间及主刻蚀步骤S1与辅刻蚀步骤S2交替执行次数的增加，刻蚀的总深度不断加深，所以，在不同的主刻蚀步骤S1中，指定深宽比不同。
[0038]于本申请一具体实施方式中，刻蚀气体中可以至少含有一种能够与硅反应生成不挥发性反应产物的气体，则在刻蚀过程中，该不挥发性反应产物可以附着在刻蚀图形的侧壁上，形成侧壁的保护层，从而保证对硅片的刻蚀是各向异性进行的(即深度方向的刻蚀远大于宽度方向，甚至只进行深度方向的刻蚀)。需要说明的是，本实施例对该能够与硅反应生成不挥发性反应产物的气体不作具体限定，只要采用包含该气体的主刻蚀气体刻蚀硅片的过程中能够产生可以保护刻蚀图形的侧壁的保护层即可。
[0039]具体地，主刻蚀气体可以包括六氟化硫，还可以包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种。其中，六氟化硫(SF6)为主刻蚀气体，溴化氢(HBr)、四氟化硅(SiF4)、四氯化硅(SiCl4)与氧气(O2)等气体可以与硅反应(可包括直接反应和间接反应)，
形成二氧化硅，以及Si-Br-O、SiOF
X
、SiOCl
X
等反应产物(聚合物)，在偏压的作用下，底部的硅被不断刻蚀，同时这些不挥发性反应产物可以附着在刻蚀图形(沟槽或通孔)的侧壁上，以保证刻蚀是各向异性进行的，从而提高侧壁的平滑度，避免出现上述的扇贝效应。同时，这些不挥发性反应产物附着在刻蚀图形的侧壁上还可以增加Si/OX(二氧化硅掩膜)的刻蚀选择比，从而避免过多的刻蚀掩膜，可避免出现上述的“吃边”现象。
[0040]上述主刻蚀气体在深硅刻蚀过程中的主要刻蚀原理如下：
[0041](1)SF6气体是主要刻蚀气体，
[0042]SF6↑
—
→
SxFy
...

【技术保护点】

【技术特征摘要】
1.一种硅片的刻蚀方法，其特征在于，包括交替执行以下步骤：主刻蚀步骤：向半导体工艺设备的工艺腔室内通入主刻蚀气体，以对所述硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔；辅刻蚀步骤：向所述工艺腔室内通入辅刻蚀气体，以继续对执行了所述主刻蚀步骤的硅片进行刻蚀，所述辅刻蚀气体中至少含有一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体对所述硅片的刻蚀速率小于所述主刻蚀气体对所述硅片的刻蚀速率；其中，在不同的主刻蚀步骤中，所述指定深宽比不同。2.根据权利要求1所述的刻蚀方法，其特征在于，所述主刻蚀气体中包括至少一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体与硅反应生成不挥发性反应产物的速率大于所述主刻蚀气体与硅反应生成不挥发性反应产物的速率。3.根据权利要求1或2所述的刻蚀方法，其特征在于，当所述沟槽的深宽比达到预设深宽比时，再执行一次所述辅刻蚀步骤和所述主刻蚀步骤，获得具有目标深度的沟槽或者获得通孔。4.根据权利要求1所述的刻蚀方法，其特征在于，所述指定深宽大于等于N-1：1且小于等于N：1，其中，N为主刻蚀步骤的次序号。5.根据权利要求3所述的刻蚀方法，其特征在于，所述预设深宽比大于等于3：1且小于等于5：1。6.根据权利要求1所述的刻蚀方法，其特征在于，所述辅刻蚀步骤的执行时长大于等于2s且小于等于3s。7.根据权利要求2所述的刻蚀方法，其特征在于，所述辅刻蚀气体包括氧气、溴化氢...

【专利技术属性】
技术研发人员：朱海云，蒋中伟，王京，
申请(专利权)人：北京北方华创微电子装备有限公司，
类型：发明
国别省市：