堆叠式结构及其制造方法技术

本发明专利技术提供一种堆叠式结构及其制造方法。所述堆叠式结构包含下部结构、上部结构和缓冲层。所述下部结构包含至少一个下部介电层和与所述下部介电层相接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层和与所述上部介电层相接触的至少一个上部金属层。所述缓冲层插置于所述下部结构与所述上部结构之间。所述缓冲层的热膨胀系数CTE介于所述下部结构的热膨胀系数CTE与所述上部结构的热膨胀系数CTE之间。胀系数CTE之间。胀系数CTE之间。

【技术实现步骤摘要】
堆叠式结构及其制造方法


[0001]本公开涉及一种堆叠式结构和制造方法，并且涉及一种包含缓冲层的堆叠式结构和用于制造所述堆叠式结构的方法。

技术介绍

[0002]堆叠式半导体装置封装可以包含两个堆叠式结构。所述堆叠式结构形成于核心衬底的两侧。然后，将半导体裸片附接到所述堆叠式结构之一。所述两个堆叠式结构的介电层可以具有相同的材料。因此，出于对介电层的如介电常数(dielectric constant,Dk)等材料性质的考虑，可能无法有效地减小介电层的厚度。因此，可能无法有效地减小堆叠式半导体装置封装的总厚度。此外，堆叠式半导体装置封装的翘曲是一个关键问题。

技术实现思路

[0003]在一些实施例中，一种堆叠式结构包含下部结构、上部结构和缓冲层。所述下部结构包含至少一个下部介电层和与所述下部介电层相接触的至少一个下部金属层。所述上部结构包含至少一个上部介电层和与所述上部介电层相接触的至少一个上部金属层。所述缓冲层插置于所述下部结构与所述上部结构之间。所述缓冲层的热膨胀系数(CTE)介于所述下部结构的热膨胀系数(CTE)与所述上部结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠式结构，其包括：下部结构，其包含至少一个下部介电层和与所述下部介电层相接触的至少一个下部金属层；上部结构，其包含至少一个上部介电层和与所述上部介电层相接触的至少一个上部金属层；以及缓冲层，其插置于所述下部结构与所述上部结构之间，其中所述缓冲层的热膨胀系数介于所述下部结构的热膨胀系数与所述上部结构的热膨胀系数之间。2.根据权利要求1所述的堆叠式结构，其中所述下部结构是布线结构并且包含多个下部介电层和插置于所述下部介电层之间的多个下部金属层，所述下部金属层中的每个下部金属层包含图案化电路层，所述下部金属层通过多个下部导通孔彼此电连接；其中所述上部结构是天线结构，并且所述至少一个上部金属层包含天线图案。3.根据权利要求2所述的堆叠式结构，其进一步包括：至少一个半导体裸片，其电连接到所述下部结构；以及封装体，其覆盖所述至少一个半导体裸片。4.根据权利要求1所述的堆叠式结构，其中所述下部结构是天线结构，并且所述至少一个下部金属层包含天线图案；其中所述上部结构是布线结构并且包含多个上部介电层和插置于所述上部介电层之间的多个上部金属层，所述上部金属层中的每个上部金属层包含图案化电路层，所述上部金属层通过多个上部导通孔彼此电连接。5.根据权利要求4所述的堆叠式结构，其进一步包括：至少一个半导体裸片，其电连接到所述上部结构；以及封装体，其覆盖所述至少一个半导体裸片。6.根据权利要求1所述的堆叠式结构，其中所述至少一个下部介电层的介电常数Dk大于所述至少一个上部介电层的介电常数Dk。7.根据权利要求1所述的堆叠式结构，其中所述至少一个下部介电层的介电常数Dk小于所述至少一个上部介电层的介电常数Dk。8.根据权利要求1所述的堆叠式结构，其中所述缓冲层的材料包含味之素增层膜。9.根据权利要求1所述的堆叠式结构，其中所述缓冲层中没有导电路径，其中所述下部结构的下部金属层电耦接到所述上部结构。10.一种堆叠式结构，其包括：布线结构，其包含至少一个介电层和与所述介电层相接触的至少一个金属层；天线结构，其包含至少一个介电层和与所述介电层相接触的至少一个金属层；以及缓冲层，其具有第一表面和第二表面，所述第一表面与所述布线结构相接触，所述第二表面与所述第一表面相对并且与所述天线结...

【专利技术属性】
技术研发人员：黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：