半导体存储装置及其制造方法制造方法及图纸

实施方式涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置具备：衬底；多个导电层，配设在与衬底的表面交叉的第1方向，且在与第1方向交叉的第2方向延伸；多个绝缘层，分别设置在多个导电层之间；半导体层，在第1方向延伸，与多个导电层及多个绝缘层对向；及栅极绝缘层，设置在多个导电层与半导体层之间；且具有形成多个导电层、多个绝缘层、半导体层及栅极绝缘层的第1区域、以及与该第1区域不同的第2区域，多个导电层包含多个第1导电层及多个第2导电层，所述半导体存储装置在第2区域的与多个第1导电层相同的层具备与第1导电层不同的多个第1膜，在第2区域的与多个第2导电层相同的层具备与第2导电层及第1膜不同的多个第2膜。个第2膜。个第2膜。

【技术实现步骤摘要】
半导体存储装置及其制造方法
[0001]相关申请案
[0002]本申请案享受以日本专利申请案2019-155604号(申请案：2019年8月28日)作为基础申请案的优先权。本申请案通过参照该基础申请案包含基础申请案的所有内容。


[0003]本专利技术的实施方式涉及一种半导体存储装置及其制造方法。

技术介绍

[0004]已知有一种半导体存储装置，具备：衬底；多个导电层，配设在与衬底的表面交叉的第1方向，且在与第1方向交叉的第2方向延伸；多个绝缘层，分别设置在多个导电层之间；半导体层，在第1方向延伸，与多个导电层及多个绝缘层对向；及栅极绝缘层，设置在多个导电层与半导体层之间。

技术实现思路

[0005]实施方式提供一种能够改善制造良率的半导体存储装置及其制造方法。
[0006]一实施方式的半导体存储装置具备：衬底；多个导电层，配设在与衬底的表面交叉的第1方向，且在与第1方向交叉的第2方向延伸；多个绝缘层，分别设置在多个导电层之间；半导体层，在第1方向延伸，与多个导电层及多个绝缘层对向；及栅极绝缘层，设置在多个导电层与半导体层之间；且具有形成多个导电层、多个绝缘层、半导体层及栅极绝缘层的衬底上的第1区域、以及衬底上的与第1区域不同的第2区域，多个导电层包含多个第1导电层及多个第2导电层，且所述半导体存储装置在第2区域的与多个第1导电层相同的层具备与第1导电层不同的多个第1膜，在第2区域的与多个第2导电层相同的层具备与第2导电层及第1膜不同的多个第2膜。
附图说明
[0007]图1是表示第1实施方式的半导体存储装置的示意性构成的等效电路图。
[0008]图2是该半导体存储装置的示意性立体图。
[0009]图3是图2的A所示的部分的示意性放大图。
[0010]图4是该半导体存储装置的示意性俯视图。
[0011]图5是图4的A所示的部分的示意性放大图。
[0012]图6是以A-A'线切断图5的构造所得的示意性剖视图。
[0013]图7是以B-B'线切断图5的构造所得的示意性剖视图。
[0014]图8是表示该导体存储装置的制造方法的示意性剖视图。
[0015]图9是表示该导体存储装置的制造方法的示意性剖视图。
[0016]图10是表示该导体存储装置的制造方法的示意性剖视图。
[0017]图11是表示该导体存储装置的制造方法的示意性剖视图。
[0018]图12是表示该导体存储装置的制造方法的示意性剖视图。
[0019]图13是表示该导体存储装置的制造方法的示意性剖视图。
[0020]图14是表示该导体存储装置的制造方法的示意性剖视图。
[0021]图15是表示该导体存储装置的制造方法的示意性剖视图。
[0022]图16是表示该导体存储装置的制造方法的示意性剖视图。
[0023]图17是表示该导体存储装置的制造方法的示意性剖视图。
[0024]图18是表示该导体存储装置的制造方法的示意性剖视图。
[0025]图19是表示该导体存储装置的制造方法的示意性剖视图。
[0026]图20是表示该导体存储装置的制造方法的示意性剖视图。
[0027]图21是表示该导体存储装置的制造方法的示意性剖视图。
[0028]图22是表示该导体存储装置的制造方法的示意性剖视图。
[0029]图23是表示该导体存储装置的制造方法的示意性剖视图。
[0030]图24是比较例的半导体存储装置的示意性剖视图。
[0031]图25是该半导体存储装置的示意性剖视图。
[0032]图26是变化例的半导体存储装置的示意性剖视图。
[0033]图27是该半导体存储装置的示意性剖视图。
[0034]图28是另一实施方式的半导体存储装置的示意性立体图。
具体实施方式
[0035]接下来，参照附图对实施方式的半导体存储装置进行详细说明。此外，以下的实施方式仅为一例，并不试图限定本专利技术。
[0036]另外，在本说明书中，将相对于衬底的表面平行的规定方向称为X方向，将相对于衬底的表面平行且与X方向垂直的方向称为Y方向，将相对于衬底的表面垂直的方向称为Z方向。
[0037]另外，在本说明书中，有时将与规定面交叉的方向称为第1方向，将沿着该规定面与第1方向交叉的方向称为第2方向，将沿着该规定面与第2方向交叉的方向称为第3方向。这些第1方向、第2方向及第3方向可以与Z方向、X方向及Y方向的任一方向对应，也可以不对应。
[0038]另外，在本说明书中，“上”、“下”等表述以衬底为基准。例如，在所述第1方向与衬底的表面交叉的情况下，将沿着该第1方向离开衬底的方向称为上，将沿着第1方向靠近衬底的方向称为下。另外，在针对某一构成称下表面或下端的情况下，设为指该构成的衬底侧的面或端部，在称上表面或上端的情况下，设为指该构成的与衬底为相反之侧的面或端部。另外，将与第2方向或第3方向交叉的面称为侧面等。
[0039]另外，在本说明书中，在称第1构成与第2构成“电连接”的情况下，可以是第1构成直接连接于第2构成，也可以是第1构成经由配线、半导体部件或晶体管等连接于第2构成。例如，在将3个晶体管串联连接的情况下，即便第2个晶体管是断开(OFF)状态，第1个晶体管也“电连接”于第3个晶体管。
[0040]另外，在本说明书中，在称第1构成相对于第2构成“电绝缘”的情况下，例如意为在第1构成与第2构成之间设置有绝缘层等而未设置将第1构成与第2构成连接的接点或配线
等的状态。
[0041]另外，在本说明书中，在称电路等使2根配线等“导通”的情况下，例如有时意为该电路等包含晶体管等，该晶体管等设置在2根配线之间的电流路径，且该晶体管等为接通(ON)状态。
[0042]以下，参照附图，对实施方式的半导体存储装置的电路构成进行说明。此外，以下的附图是示意性的，有时为了方便说明会省略一部分构成。
[0043][第1实施方式][0044][构成][0045]图1是表示第1实施方式的半导体存储装置的示意性构成的等效电路图。为了方便说明，图1中省略一部分构成。
[0046]本实施方式的半导体存储装置具备存储胞阵列MA、及控制存储胞阵列MA的周边电路PC。
[0047]存储胞阵列MA具备多个存储块MB。这多个存储块MB分别具备多个副块SB。这多个副块SB分别具备多个存储单元MU。这多个存储单元MU的一端分别经由位线BL连接于周边电路PC。另外，这多个存储单元MU的另一端分别经由共通的下部配线SC及源极线SL连接于周边电路PC。
[0048]存储单元MU具备在位线BL及下部配线SC之间串联连接的漏极选择晶体管STD、存储串MS、及源极选择晶体管STS。以下，有时将漏极选择晶体管STD及源极选择晶体管STS简称为选择晶体管(STD、STS)。
[0049]存储串MS具备串联连接的多个存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备：衬底；多个导电层，配设在与所述衬底的表面交叉的第1方向，且在与所述第1方向交叉的第2方向延伸；多个绝缘层，分别设置在所述多个导电层之间；半导体层，在所述第1方向延伸，与所述多个导电层及所述多个绝缘层对向；及栅极绝缘层，设置在所述多个导电层与所述半导体层之间；且具有：所述衬底上的第1区域，形成所述多个导电层、所述多个绝缘层、所述半导体层及所述栅极绝缘层；及所述衬底上的与所述第1区域不同的第2区域；所述多个导电层包含多个第1导电层及多个第2导电层，所述半导体存储装置在所述第2区域的与所述多个第1导电层相同的层具备与所述第1导电层不同的多个第1膜，且在所述第2区域的与所述多个第2导电层相同的层具备与所述第2导电层及所述第1膜不同的多个第2膜。2.根据权利要求1所述的半导体存储装置，其中在所述第2区域的多层第1膜之间配设着至少一层第2膜，在所述第2区域的多层第2膜之间配设着至少一层第1膜。3.根据权利要求1所述的半导体存储装置，其中所述第1膜及所述第2膜中的任一个是多晶硅。4.根据权利要求1所述的半导体存储装置，其中所述第1膜及所述第2膜中的任一个是SiN。5.根据权利要求1所述的半导体存储装置，其中所述第1膜及所述第2膜中的一个是多晶硅，且所述第1膜及所述第2膜中的另一个是SiN。6.根据权利要求1所述的半导体存储装置，其中所述第2区域中，所述第1膜与所述第2膜交替配设在所述第1方向，在所述第1膜与所述第2膜之间包含配设所述绝缘层的部分。7.根据权利要求1所述的半导体存储装置，其中所述多个导电层还包含多个第3导电层，所述半导体存储装置在所述第2区域的与所述多个第3导电层相同的层具备与所述第3导电层、所述第1膜及所述第2膜不同的多个第3膜。8.根据权利要求1所述的半导体存储装置，其还具有所述衬底上的所述第1区域及所述第2区域之间的第3区域，所述多个第1导电层遍及所述第1区域及所述第3区域设置，所述多个第2膜遍及所述第2区域及所述第3区域设置。9.根据权利要求1所述的半导体存储装置，其中所述栅极绝缘层包含能够根据电荷量存储数据的电荷储存层。
10.一种半导体存储装置的制造方法，形成积层构造，所述积层构造在与衬底的表面交叉的第1方向交替配设有多个牺牲层与多个绝缘层，所述多个牺牲层包含在与所述第1方向交叉的第2方向延伸的多个第1膜及多个第2膜，形成半导体层及栅极绝缘层，所述半导体层在所述积层构造内于所述第1方向延伸...

【专利技术属性】
技术研发人员：志摩祐介，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：