具有虚设沟道结构的三维存储器件及其形成方法技术

提供了三维(3D)存储器件和用于形成3D存储器件的方法。在一个示例中，3D存储器件包括衬底和在衬底上包括交错的导电层和电介质层的存储堆叠层。存储堆叠层包括核心结构和阶梯结构。阶梯结构在存储堆叠层的一侧上。3D存储器件还包括垂直地延伸穿过阶梯结构的虚设沟道结构。虚设沟道结构包括沿虚设沟道结构的垂直侧的多个区段。多个区段分别与阶梯结构中的交错的导电层通过界面接合。多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。

【技术实现步骤摘要】
【国外来华专利技术】具有虚设沟道结构的三维存储器件及其形成方法
技术介绍
本公开的实施例涉及三维(3D)存储器件及其制造方法。通过改进工艺技术、电路设计、编程算法、和制造工艺将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。
技术实现思路
本文公开了3D存储器件及其形成方法的实施例。在一个示例中，提供了3D存储器件。3D存储器件包括衬底和在衬底上包括交错的导电层和电介质层的存储堆叠层。存储堆叠层包括核心结构和阶梯结构。阶梯结构在存储堆叠层的一侧上。3D存储器件还包括垂直地延伸穿过阶梯结构的虚设沟道结构。虚设沟道结构包括沿着虚设沟道结构的垂直侧的多个区段。多个区段分别与阶梯结构中的交错导电层通过界面接合。多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。在另一示例中，提供了用于形成3D存储器件的方法。该方法包括在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。该方法还包括在电介质堆叠层的至少一侧上形成阶梯结构。该方法还包括形成垂直地延伸穿过阶梯结构的虚设沟道孔。该方法还包括在虚设沟道孔中形成第一氧化物层。第一氧化物层覆盖虚设沟道孔的垂直表面的至少一部分。在形成第一氧化物层之后，该方法包括形成填充虚设沟道孔的第二氧化物层。另外，该方法包括通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。在又一示例中，提供了用于形成3D存储器件的方法。该方法包括在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。该方法还包括在电介质堆叠层的至少一侧上形成阶梯结构。该方法还包括形成垂直地延伸穿过阶梯结构的虚设沟道孔。该方法还包括在虚设沟道孔中形成虚设沟道结构。形成虚设沟道结构包括氧化由虚设沟道孔暴露的至少一个牺牲层的至少一部分。另外，该方法包括通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。附图说明并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且附图与说明书一起进一步用于解释本公开的原理并且使相关领域中的技术人员能够制作和使用本公开。图1示出了根据本公开的一些实施例的3D存储器件的截面图。图2A-图2D示出了根据本公开的一些实施例的用于形成3D存储器件的虚设沟道结构的示例性制造工艺。图3A-图3D示出了根据本公开的一些实施例的用于形成3D存储器件的示例性方法的流程图。图4A-图4C示出了根据本公开的一些实施例的用于形成3D存储器件的另一示例性方法的流程图。图5示出了根据本公开的一些实施例的具有改进的虚设沟道结构的阶梯结构的电子显微镜(EM)图像。图6A-图6C示出了用于形成虚设沟道结构的常规制造工艺。图7示出了坍塌阶梯结构的EM图像。将参考附图描述本公开的实施例。具体实施方式尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域中的技术人员将显而易见的是，本公开也可以用于各种其他应用。注意，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可以不一定包括该特定的特征、结构或特性。此外，这种短语不一定是指相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例实现这种特征、结构或特性将在相关领域中的技术人员的知识范围内。通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一个”或“所述”的术语可以同样被理解为传达单数用法或传达复数用法。此外，同样至少部分地取决于上下文，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以代替地允许存在不一定明确描述的附加因素。应容易理解的是，在本公开中“上”、“上方”和“之上”的含义应该以最广义的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。此外，为了便于描述，在本文中可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征与另一个(或多个)元件或(一个或多个)特征的如图中所示的关系。空间相对术语还旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或以其他取向)，并且本文所使用的空间相对描述词可以以类似方式被相应地解释。如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部上的材料可以被图案化，或也可以保持不被图案化。此外，衬底可以包括各种各样的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代性地，衬底可以由诸如玻璃、塑料、或蓝宝石晶圆等非导电材料制成。如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上覆结构之上延伸，或者可以具有小于下层结构或上覆结构的范围。此外，层可以是均质或不均质连续结构的区域，所述区域具有的厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面与底表面之间或在连续结构的顶表面与底表面处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是一层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线和/或过孔触点)以及一个或多个电介质层。如本文所使用的，术语“标称的/标称地”指的是在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以归因于制造工艺或公差的微小变化。如本文所使用的，术语“约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以指示在例如值的10％–30％(例如，该值的±10％、±20％或±30％)内变化的给定量的值。如本文所使用的，术语“3D存储器件”是指在横向定向的衬底上具有垂直定向的存储单元晶体管串(本文称为“存储串”，例如NAND存储串)的半导体器件，其使得存储串相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直的/垂直地”意味着标称地垂直于衬底的横本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器件，包括：/n衬底；/n存储堆叠层，所述存储堆叠层在所述衬底上包括交错的导电层和电介质层，其中，所述存储堆叠层包括核心结构和阶梯结构，所述阶梯结构在所述存储堆叠层的一侧上；以及/n虚设沟道结构，所述虚设沟道结构垂直地延伸穿过所述阶梯结构，其中，所述虚设沟道结构包括沿所述虚设沟道结构的垂直侧的多个区段，所述多个区段分别与所述阶梯结构中的所述交错的导电层通过界面接合，其中，所述多个区段中的至少一个包括在所述多个区段中的所述至少一个与对应的导电层之间的界面处的非平坦表面。/n

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：
衬底；
存储堆叠层，所述存储堆叠层在所述衬底上包括交错的导电层和电介质层，其中，所述存储堆叠层包括核心结构和阶梯结构，所述阶梯结构在所述存储堆叠层的一侧上；以及
虚设沟道结构，所述虚设沟道结构垂直地延伸穿过所述阶梯结构，其中，所述虚设沟道结构包括沿所述虚设沟道结构的垂直侧的多个区段，所述多个区段分别与所述阶梯结构中的所述交错的导电层通过界面接合，其中，所述多个区段中的至少一个包括在所述多个区段中的所述至少一个与对应的导电层之间的界面处的非平坦表面。


2.根据权利要求1所述的3D存储器件，其中，所述非平坦表面朝向所述对应的导电层突出。


3.根据权利要求1或2所述的3D存储器件，其中，所述非平坦表面包括凸形表面。


4.根据权利要求1至3中任一项所述的3D存储器件，其中，所述对应的导电层包括在所述界面处的第二非平坦表面。


5.根据权利要求4所述的3D存储器件，其中，所述第二非平坦表面远离所述多个区段中的所述至少一个凹陷。


6.根据权利要求4或5所述的3D存储器件，其中，所述第二非平坦表面包括凹形表面。


7.根据权利要求1至6中任一项所述的3D存储器件，其中，所述虚设沟道结构与所述衬底接触。


8.一种用于形成三维(3D)存储器件的方法，包括：
在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层；
在所述电介质堆叠层的至少一侧上形成阶梯结构；
形成垂直地延伸穿过所述阶梯结构的虚设沟道孔；
在所述虚设沟道孔中形成第一氧化物层，所述第一氧化物层覆盖所述虚设沟道孔的垂直表面的至少一部分；
在形成所述第一氧化物层之后，形成填充所述虚设沟道孔的第二氧化物层；以及
通过用导电层替换所述阶梯结构中的所述牺牲层来在所述阶梯结构中形成交错的导电层和电介质层。


9.根据权利要求8所述的方法，包括：
将氮化物材料添加到所述虚设沟道孔中；
其中，在所述虚设沟道孔中形成所述第一氧化物层包括氧化所述氮化物材料以形成所述第一氧化物层的至少一部分。


10.根据权利要求8或9所述的方法，其中，在所述虚设沟道孔中形成所述第一氧化物层包括氧化由所述虚设沟道孔暴露的至少一个牺牲层的至少一部分。


11.根据权利要求10所述的方法，其中，氧化由所述虚设沟道孔暴露的所述牺牲层的至少一部分包括氧化所述牺牲层的所述部分以引起所述牺牲层的所述部分的膨胀。


12.根据权利要求10或11所述的方法，其中，所述牺牲层的所氧化的部分包括非平坦表面。


13.根据权利要求12所述的方法，其中，所述非平坦表面朝向所述牺牲层的未被氧化的剩余部分突出。


14.根据权利要求12或13所述的方法，其中，所述非平坦表面包括凸形表面。


15.根据权利要求10至14中任一项所述的方法，其中，所述牺牲层的所氧化的部分是所述牺牲层的约1％至10％。


16.根据权利要求10至15中任一项所述的方法，其中，所述牺牲层的所氧化的部分为约5纳米至15纳米。


17.根据权利要求10至16中任一项所述的方法，其中，氧化所述...

【专利技术属性】
技术研发人员：吴建中，耿静静，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42