具有漏极选择栅极切口的三维存储器器件及其形成方法技术

公开了3D存储器器件及其形成方法的实施例。在示例中，3D存储器器件包括存储器堆叠层和多个存储器串。存储器堆叠层包括交错的导电层和电介质层。每个存储器串垂直延伸穿过存储器堆叠层。在平面图中，多个存储器串被划分为存储器堆叠层的多个区域。导电层包括被配置为控制多个存储器串的漏极的一条或多条漏极选择栅极(DSG)线。DSG线的数量在多个区域之间不同。多个存储器串中的每一个具有标称相同的高度。

【技术实现步骤摘要】
【国外来华专利技术】具有漏极选择栅极切口的三维存储器器件及其形成方法
技术介绍
本公开的实施例涉及三维(3D)存储器器件及其制造方法。通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元按比例缩小到更小尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储器单元的存储密度接近上限。3D存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围器件。
技术实现思路
本专利技术公开了3D存储器器件及其形成方法的实施例。在一个示例中，一种3D存储器器件包括存储器堆叠层和多个存储器串。存储器堆叠层包括交错的导电层和电介质层。每个存储器串垂直延伸穿过存储器堆叠层。在平面图中，多个存储器串被划分为存储器堆叠层的多个区域。导电层包括被配置为控制多个存储器串的漏极的多条漏极选择栅极(DSG)线。DSG线的数量在多个区域之间不同。多个存储器串中的每一个具有标称相同的高度。在另一示例中，公开了一种用于形成3D存储器器件的方法。在衬底上方形成包括交错的牺牲层和电介质层的电介质堆叠层。移除牺牲层中的最上牺牲层的一部分。同时形成第一存储器串和第二存储器串，第一存储器串和第二存储器串均具有标称相同的高度。第一存储器串垂直延伸穿过电介质堆叠层的包括最上牺牲层的剩余部分的第一区域。第二存储器串垂直延伸穿过电介质堆叠层的没有最上牺牲层的第二区域。通过用导电层替换电介质堆叠层的牺牲层来形成包括交错的导电层和电介质层的存储器堆叠层。形成分别在第一存储器串和第二存储器串上方并分别与第一存储器串和第二存储器串接触的第一位线触点和第二位线触点。在又一示例中，公开了一种用于形成3D存储器器件的方法。在衬底上方形成包括交错的牺牲层和电介质层的电介质堆叠层。移除牺牲层中的最上牺牲层的一部分。同时形成第一沟道结构和第二沟道结构。第一沟道结构垂直延伸穿过电介质堆叠层的包括最上牺牲层的剩余部分的第一区域。第二沟道结构垂直延伸穿过电介质堆叠层的没有最上牺牲层的第二区域。在电介质堆叠层的第一区域上但不在第二区域上形成升高层。同时形成穿过升高层进入第一沟道结构的顶部部分中的第一凹陷和进入第二沟道结构的顶部部分中的第二凹陷。分别在第一凹陷和第二凹陷中同时形成第一沟道插塞和第二沟道插塞。附图说明并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且与文字描述一起进一步用于解释本公开的原理以及使相关领域的技术人员能够制造和使用本公开。图1A和图1B示出了具有DSG切口的3D存储器器件的平面图和横截面的侧视图。图2A和图2B示出了根据本公开的一些实施例的具有DSG切口的示例性3D存储器器件的平面图和横截面的侧视图。图3A和图3B示出了根据本公开的一些实施例的具有DSG切口的另一示例性3D存储器器件的平面图和横截面的侧视图。图4A示出了根据本公开的一些实施例的具有DSG切口的又一示例性3D存储器器件的横截面的侧视图。图4B示出了根据本公开的一些实施例的具有DSG切口的又一示例性3D存储器器件的横截面的侧视图。图5A和图5B示出了根据本公开的一些实施例的具有DSG切口的又一示例性3D存储器器件的平面图和横截面的侧视图。图6A-图6F示出了根据本公开的一些实施例的用于形成具有DSG切口的示例性3D存储器器件的制造工艺。图7A-图7H示出了根据本公开的一些实施例的用于形成具有DSG切口的其他示例性3D存储器器件的制造工艺。图8示出了根据本公开的一些实施例的用于形成具有DSG切口的示例性3D存储器器件的方法的流程图。图9示出了根据本公开的一些实施例的用于形成具有DSG切口的另一示例性3D存储器器件的方法的流程图。图10示出了根据本公开的一些实施例的用于操作具有DSG切口的示例性3D存储器器件的方法的流程图。将参照附图描述本公开的实施例。具体实施方式尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其它配置和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其它应用。注意，说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例实现这种特征、结构或特性都将在相关领域技术人员的知识范围内。通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。应容易理解的是，在本公开中的“上”、“上方”和“之上”的含义应该以最广泛的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具有中间特征或层(即，直接在某物上)的含义。此外，诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖器件在使用或操作中的除了图中描绘的取向之外的不同取向。装置可以以其它方式被定向(旋转90度或在其它取向)，并且相应地，本文所使用的空间相对描述词也可以被类似地解释。如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化，也可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底也可以由诸如玻璃、塑料、或蓝宝石晶圆等非导电材料制成。如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以具有小于下层结构或上层结构的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面与底表面之间或在连续结构的顶表面与底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线、和/或本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器器件，包括：/n存储器堆叠层，所述存储器堆叠层包括垂直交错的导电层和电介质层；以及/n多个存储器串，所述多个存储器串均垂直延伸穿过所述存储器堆叠层，/n其中，在平面图中，所述多个存储器串被划分为所述存储器堆叠层的多个区域；/n所述导电层包括多条漏极选择栅极(DSG)线，所述多条漏极选择栅极(DSG)线被配置为控制所述多个存储器串的漏极；/n所述DSG线的数量在所述多个区域之间不同；并且/n所述多个存储器串中的每一个具有标称相同的高度。/n

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器器件，包括：
存储器堆叠层，所述存储器堆叠层包括垂直交错的导电层和电介质层；以及
多个存储器串，所述多个存储器串均垂直延伸穿过所述存储器堆叠层，
其中，在平面图中，所述多个存储器串被划分为所述存储器堆叠层的多个区域；
所述导电层包括多条漏极选择栅极(DSG)线，所述多条漏极选择栅极(DSG)线被配置为控制所述多个存储器串的漏极；
所述DSG线的数量在所述多个区域之间不同；并且
所述多个存储器串中的每一个具有标称相同的高度。


2.根据权利要求1所述的3D存储器器件，还包括多个位线触点，其中，所述多个存储器串中的每一个与所述多个位线触点中的相应一个接触。


3.根据权利要求1或2所述的3D存储器器件，其中，所述多个存储器串中的每一个在其一端处包括与相应位线触点接触的沟道插塞。


4.根据权利要求3所述的3D存储器器件，其中，相同区域中的所述沟道插塞具有标称相同的高度。


5.根据权利要求4所述的3D存储器器件，其中，所述沟道插塞的高度在所述多个区域之间标称地相同。


6.根据权利要求4所述的3D存储器器件，其中，所述沟道插塞的高度在所述多个区域之间不同。


7.根据权利要求1至6中任一权利要求所述的3D存储器器件，其中，所述存储器串的数量在所述多个区域之间是相同的。


8.根据权利要求1至7中任一权利要求所述的3D存储器器件，其中，所述DSG线包括所述导电层中的最外导电层。


9.根据权利要求1至8中任一权利要求所述的3D存储器器件，其中，所述DSG线具有不同的横向尺寸。


10.根据权利要求1至9中任一权利要求所述的3D存储器器件，其中，所述多个存储器串垂直延伸穿过的所述DSG线的数量在所述多个区域之间不同。


11.根据权利要求1至10中任一权利要求所述的3D存储器器件，其中，在所述平面图中，所述多个区域是所述存储器堆叠层的最小重复单位。


12.根据权利要求11所述的3D存储器器件，其中，所述存储器串中的每一个邻接所述DSG线中的至少一条。


13.根据权利要求1至12中任一权利要求所述的3D存储器器件，还包括栅缝隙(GLS)，所述栅缝隙(GLS)在字线方向上横向延伸，其中，所述多个区域包括在所述字线方向上平行于所述GLS横向延伸的DSG切口区域。


14.一种用于形成三维(3D)存储器器件的方法，包括：
在衬底上方形成包括交错的牺牲层和电介质层的电介质堆叠层；
移除所述牺牲层中的最上牺牲层的一部分；
同时形成第一存储器串和第二存储器串，所述第一存储器串和所述第二存储器串均具有标称相同的高度，其中，所述第一存储器串垂直延伸穿过所述电介质堆叠层的包括所述最上牺牲层的剩余部分的第一区域，并且所述第二存储器串垂直延伸穿过所述电介质堆叠层的没有所述最上牺牲层的第二区域；
通过用导电层替换所述电介质堆叠层的所述牺牲层来形成包括交错的所述导电层和所述电介质层的存储器堆叠层；以及
形成第一位线触点和第二位线触点，所述第一位线触点和所述第二位线触点分别在所述第一存储器串和所述第二存储器串上方并且分别与所述第一存储器串和所述第二存储器串接触。


15.根据权利要求14所述的方法，其中，同时形成所述第一存储器串和所述第二存储器串包括：
同时形成第一沟道结构和第二沟道结构，所述第一沟道结构和所述第二沟道结构分别垂直延伸穿过所述电介质堆叠层的所述第一区域和所述第二区域；
在所述电介质堆叠层的所述第一区域上但不在所述第二区域上形成升高层；
同时形成穿过所述升高层进入所述第一沟道结构的顶部部分中的第一凹陷、以及进入所述第二沟道结构的顶部部分中的第二凹陷；以及
分别在所述第一凹陷和所述第二凹陷中同时形成第一沟道插塞和第二...

【专利技术属性】
技术研发人员：韩玉辉，周文犀，夏志良，赵利川，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42