半导体芯片制造技术

公开了一种半导体芯片，所述半导体芯片包括：多个芯片焊盘，位于芯片主体的外围电路区域中；再分布布线测试焊盘，位于芯片主体的外围电路区域中，并且在平面图中与所述多个芯片焊盘分隔开；再分布布线连接焊盘，位于芯片主体的核心区域中，并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开；再分布布线层，电连接到所述多个芯片焊盘，其中，再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层；存储器单元阵列，在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置；以及键合引线，将再分布布线连接焊盘电连接到外部装置。

【技术实现步骤摘要】
半导体芯片本申请是2016年7月11日在中国国家知识产权局提交的申请号为201610542639.1的专利技术专利申请的分案申请。
本专利技术构思涉及一种半导体芯片，更具体地，涉及一种包括芯片焊盘、再分布布线测试焊盘和再分布布线连接焊盘的半导体芯片。
技术介绍
半导体芯片日益小型化、多功能化和大规模化，并且需要具有高可靠性。在制造期间通过使用连接焊盘来测试而确定半导体芯片是良好的还是有缺陷的，半导体芯片可以通过连接焊盘电连接到外部装置(或外部板)。在这种情况下，因为连接焊盘不能设置在一些位置上，所以降低了芯片设计的自由度，并且当使用连接焊盘测试半导体芯片时，物理应力会施加到内部电路元件(例如，存储器单元阵列)。
技术实现思路
本专利技术构思提供了一种半导体芯片，其中，设置在芯片主体上的连接焊盘被划分为再分布布线测试焊盘和再分布布线连接焊盘，因此，提高了芯片设计的自由度，从而使芯片小型化。根据本专利技术构思的一方面，提供了一种诸如存储器单元阵列的内部电路元件不设置在再分布布线测试焊盘下方的芯片主体上的半导体芯片，因此，可以减小内部电路元件的物理应力，从而提高可靠性。根据本专利技术构思的另一方面，提供了一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体的第一区域中；再分布布线测试焊盘，设置在芯片主体的第一区域中，与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘；以及再分布布线连接焊盘，设置在芯片主体的第一区域中或芯片主体的第二区域中并且通过再分布布线结构连接到芯片焊盘。<br>芯片主体的第一区域可以是包括控制存储器单元阵列的控制电路的外围电路区域，芯片主体的第二区域可以是包括存储器单元阵列的核心区域。包括存储器单元阵列的内部电路元件可以不设置为在芯片主体的第一区域中与再分布布线测试焊盘的下部叠置。存储器单元阵列可以是包括晶体管、电容器或它们的组合的集成电路元件。包括存储器单元阵列的内部电路元件可以设置为在芯片主体的第二区域中与再分布布线连接焊盘的下部叠置。再分布布线结构可以包括连接到芯片焊盘的再分布布线通孔以及连接到再分布布线通孔的再分布布线层。再分布布线结构可以在芯片主体上从芯片焊盘沿第一方向延伸并且可以电连接到再分布布线测试焊盘，再分布布线结构可以在芯片主体上从芯片焊盘沿与第一方向基本上相反的第二方向延伸并且可以电连接到再分布布线连接焊盘。芯片焊盘和再分布布线测试焊盘可以设置在芯片主体的中心部分中。芯片焊盘和再分布布线测试焊盘可以设置在芯片主体的近边缘部分中。再分布布线连接焊盘可以设置在芯片主体的中心部分、中间部分或近边缘部分中。芯片焊盘可以是多个芯片焊盘中的一个，所述多个芯片焊盘彼此分隔地布置，再分布布线连接焊盘可以是多个再分布布线连接焊盘中的一个，所述多个再分布布线连接焊盘彼此分隔地布置，再分布布线测试焊盘可以是多个再分布布线测试焊盘中的一个，所述多个再分布布线测试焊盘彼此分隔地布置。再分布布线结构可以设置为使所述多个芯片焊盘中的至少一个电连接到所述多个再分布布线连接焊盘中的至少一个。再分布布线结构可以设置为使所述多个芯片焊盘中的至少一个电连接到所述多个再分布布线测试焊盘中的至少一个。至少一个芯片焊盘还可以设置在芯片主体的第二区域中。再分布布线连接焊盘可以在芯片主体上与芯片焊盘和再分布布线测试焊盘分隔地设置。根据本专利技术构思的另一方面，提供了一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体上；第一钝化层，设置在芯片主体上，第一钝化层包括暴露芯片焊盘的通路孔；再分布布线通孔，设置在通路孔中并电连接到芯片焊盘；再分布布线层，设置在芯片主体上，电连接到在芯片主体上的再分布布线通孔；第二钝化层，设置在再分布布线层上，第二钝化层包括暴露在芯片主体的第一区域中的再分布布线层的测试孔以及暴露在芯片主体的第一区域或不同于第一区域的第二区域中的再分布布线层的连接孔；再分布布线测试焊盘，设置在通过测试孔暴露的再分布布线层上；以及再分布布线连接焊盘，设置在通过连接孔暴露的再分布布线层上。第一区域可以是包括控制存储器单元阵列的控制电路的外围电路区域，第二区域可以是包括存储器单元阵列的核心区域。包括存储器单元阵列的内部电路元件可以不设置在芯片主体的在再分布布线测试焊盘下方的第一区域中而可以设置在芯片主体的在再分布布线连接焊盘下方的第二区域中。再分布布线通孔和再分布布线层可以设置为一个结构或单个主体。再分布布线层可以从设置有芯片焊盘的区域延伸到设置有再分布布线测试焊盘和再分布布线连接焊盘的区域。芯片焊盘可以设置在芯片主体的第一区域或第二区域中。根据本专利技术构思的另一方面，提供了一种半导体芯片，所述半导体芯片包括：芯片焊盘，设置在芯片主体中设置的至少一个外围电路区域中；再分布布线测试焊盘，设置在外围电路区域中并且通过再分布布线结构连接到芯片焊盘，再分布布线测试焊盘与芯片焊盘分隔开；以及再分布布线连接焊盘，设置在芯片主体中设置的外围电路区域或多个核心区域中的至少一个中，并且通过再分布布线结构连接到芯片焊盘，再分布布线连接焊盘与芯片焊盘和再分布布线测试焊盘分隔开。再分布布线测试焊盘可以设置在所述多个核心区域之间。芯片焊盘和再分布布线测试焊盘可以设置在芯片主体的在所述多个核心区域之间的中心部分中。芯片焊盘、再分布布线测试焊盘和再分布布线连接焊盘可以设置在芯片主体的在所述多个核心区域之间的中心部分中。芯片焊盘和再分布布线测试焊盘可以设置在芯片主体的近边缘部分中。再分布布线连接焊盘可以设置在芯片主体的近边缘部分或中心部分中。芯片焊盘设置在芯片主体的近边缘部分或中心部分中。根据专利技术构思的另一方面，提供了一种半导体芯片，所述半导体芯片包括：多个核心区域，设置在芯片主体中以彼此分隔开，所述多个核心区域中的每个包括存储器单元阵列；外围电路区域，设置在芯片主体的除了所述多个核心区域之外的部分中，外围电路区域包括控制在所述多个核心区域中的每个中包括的存储器单元阵列的控制电路；芯片焊盘，设置在外围电路区域中；再分布布线测试焊盘，设置在外围电路区域中，与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘；以及再分布布线连接焊盘，设置在所述多个核心区域中的每个或外围电路区域中，与芯片焊盘分隔开并且通过再分布布线结构连接到芯片焊盘。所述多个核心区域中的每个可以包括设置在芯片主体中的多个子核心区域，外围电路区域可以设置在芯片主体的在所述多个子核心区域之间的中心部分中。所述多个核心区域中的每个可以包括设置在芯片主体中的多个子核心区域，外围电路区域可以设置在芯片主体的一个近边缘部分或两个近边缘部分中。包括存储器单元阵列的内部电路元件可以不设置为在芯片主体的外围电路区域中与再分布布线测试焊盘的下部叠置并且可以设置为在芯片主体的所述多个核心区域中与再分布布线连接焊盘的下部叠置。包括存储器单元阵列的内部电路元件可以是晶体管、电容器或它本文档来自技高网...

【技术保护点】
1.一种半导体芯片，所述半导体芯片包括：/n多个芯片焊盘，位于芯片主体的外围电路区域中；/n再分布布线测试焊盘，位于芯片主体的外围电路区域中，再分布布线测试焊盘在平面图中与所述多个芯片焊盘分隔开；/n再分布布线连接焊盘，位于芯片主体的核心区域中，再分布布线连接焊盘在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开；/n再分布布线层，电连接到所述多个芯片焊盘，其中，再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层；/n存储器单元阵列，其中，存储器单元阵列在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置；以及/n键合引线，将再分布布线连接焊盘电连接到外部装置，/n其中，再分布布线层在芯片主体上从所述多个芯片焊盘沿第一方向延伸到芯片主体的边缘部分，并且再分布布线层是单个连续的金属层。/n

【技术特征摘要】
20150709 KR 10-2015-00978671.一种半导体芯片，所述半导体芯片包括：
多个芯片焊盘，位于芯片主体的外围电路区域中；
再分布布线测试焊盘，位于芯片主体的外围电路区域中，再分布布线测试焊盘在平面图中与所述多个芯片焊盘分隔开；
再分布布线连接焊盘，位于芯片主体的核心区域中，再分布布线连接焊盘在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开；
再分布布线层，电连接到所述多个芯片焊盘，其中，再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层；
存储器单元阵列，其中，存储器单元阵列在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置；以及
键合引线，将再分布布线连接焊盘电连接到外部装置，
其中，再分布布线层在芯片主体上从所述多个芯片焊盘沿第一方向延伸到芯片主体的边缘部分，并且再分布布线层是单个连续的金属层。


2.根据权利要求1所述的半导体芯片，其中，再分布布线测试焊盘沿第一方向设置在芯片焊盘与再分布布线连接焊盘之间。


3.根据权利要求1所述的半导体芯片，其中，存储器单元阵列在芯片主体的核心区域中与再分布布线连接焊盘的下部叠置。


4.根据权利要求1所述的半导体芯片，其中，再分布布线连接焊盘、再分布布线测试焊盘和芯片焊盘从芯片主体的边缘部分到芯片主体的中心部分中沿第二方向顺序地布置在芯片主体上。


5.根据权利要求1所述的半导体芯片，所述半导体芯片还包括连接到所述多个芯片焊盘和再分布布线层的再分布布线通孔。


6.根据权利要求1所述的半导体芯片，其中，所述多个芯片焊盘和再分布布线测试焊盘设置在芯片主体的中心部分或近边缘部分中。


7.根据权利要求1所述的半导体芯片，其中，核心区域包括在芯片主体上彼此分隔开的多个核心区域，并且外围电路区域包括在芯片主体上彼此分隔开的多个外围电路区域。


8.根据权利要求1所述的半导体芯片，其中，再分布布线连接焊盘设置在芯片主体的中心部分或中间部分和近边缘部分中。


9.一种半导体芯片，所述半导体芯片包括：
至少两个芯片焊盘，位于芯片主体上；
再分布布线测试焊盘，位于芯片主体的第一区域中，再分布布线测试焊盘在平面图中与所述至少两个芯片焊盘分隔开；
至少一个再分布布线连接焊盘，位于芯片主体的第二区域中，所述至少一个再分布布线连接焊盘中的每个在平面图中与所述至少两个芯片焊盘和再分布布线测试焊盘分隔开；
再分布布线层，再分布布线层电连接到所述至少两个芯片焊盘，其中，再分布布线测试焊盘和所述至少一个再分布布线连接焊盘直接连接到同一再分布布线层；以及
存储器单元阵列，其中，存储器单元阵列在芯片主体的第一区域中不与再分布布线测试焊盘的下部竖直地叠置，
其中，再分布布线层在芯片主体上从所述至少两个芯片焊盘沿第一方向延伸到芯片主体的边缘部分，再分布布线层是单个连续的金属层，芯片主体的第一区域是外围电路区域，并且芯片主体的第二区域是包括存储器单元阵列的核心区域。


10.根据权利要求9所述的半导体芯片，其中，再分布布线测试焊盘沿第一方向...

【专利技术属性】
技术研发人员：朴明洵，郑显秀，李灿浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR