降低刻蚀停止层对NMOS器件压应力的方法技术

本申请涉及半导体集成电路技术领域，具体涉及一种降低刻蚀停止层对NMOS器件压应力的方法。所述降低刻蚀停止层对NMOS器件压应力的方法包括：提供具有压应力刻蚀停止层的半导体晶片；所述半导体晶片包括NMOS器件和PMOS器件；在所述压应力刻蚀停止层上制作光刻胶，通过光刻工艺，打开所述NMOS器件区域的光刻胶；对所述NMOS器件区域进行离子注入，释放所述NMOS器件压应力刻蚀停止层中的压应力。本申请提供的降低刻蚀停止层对NMOS器件压应力的方法，可以解决相关技术中表现为压应力的刻蚀停止层，其会对NMOS的沟道产生消极影响，进而会减小NMOS器件速度的问题。

【技术实现步骤摘要】
降低刻蚀停止层对NMOS器件压应力的方法
本申请涉及半导体集成电路
，具体涉及一种降低刻蚀停止层对NMOS器件压应力的方法。
技术介绍
随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运动器件的制造工艺中，用以改善器件性能。具有高界面陷阱密度和介电常数的氮化硅，在集成电路领域被广泛地使用，其对例如钠离子和钾离子等可移动离子有着较好的阻挡能力。通常，在器件的金属硅化物形成以后，会在器件表面均匀沉积一层氮化硅薄膜作为接触孔的刻蚀停止层。目前该刻蚀停止层多采用PECVD工艺沉积得到，但是由于通过PECVD工艺沉积刻蚀停止层的过程中，反应气体比例、反应温度、射频频率以及是否加入紫外光照等因素会影响着刻蚀停止层应力的变化，而刻蚀停止层表现出来的应力同样也会影响CMOS的沟道应力，从而对载流子迁移率产生影响。然而，表现为压应力的刻蚀停止层，其会对NMOS的沟道产生消极影响，进而会减小NMOS器件的速度。
技术实现思路
本申请提供的一种降低刻蚀停止层对NMOS器件压应力的方法，可以解决相关技术中表现为压应本文档来自技高网...

【技术保护点】
1.一种降低刻蚀停止层对NMOS器件压应力的方法，其特征在于，所述降低刻蚀停止层对NMOS器件压应力的方法包括：/n提供具有压应力刻蚀停止层的半导体晶片；所述半导体晶片包括NMOS器件和PMOS器件；/n在所述压应力刻蚀停止层上制作光刻胶，通过光刻工艺，打开所述NMOS器件区域的光刻胶；/n对所述NMOS器件区域进行离子注入，释放所述NMOS器件压应力刻蚀停止层中的压应力。/n

【技术特征摘要】
1.一种降低刻蚀停止层对NMOS器件压应力的方法，其特征在于，所述降低刻蚀停止层对NMOS器件压应力的方法包括：
提供具有压应力刻蚀停止层的半导体晶片；所述半导体晶片包括NMOS器件和PMOS器件；
在所述压应力刻蚀停止层上制作光刻胶，通过光刻工艺，打开所述NMOS器件区域的光刻胶；
对所述NMOS器件区域进行离子注入，释放所述NMOS器件压应力刻蚀停止层中的压应力。


2.如权利要求1所述的降低刻蚀停止层对NMOS器件压应力的方法，其特征在于，进行离子注入，释放所述NMOS器件压应力刻蚀停止层中的压应力的步骤，包括：
以离子注入能量为10KeV～20KeV，注入剂量为5×1013at/cm2～1×1015at/cm2，进行锗离子注入。


3.如权利要求1所述的降低刻蚀停止层对NMOS器件压应力的方法，其特征在于，进行离子注入，释放所述NMOS器件压应力刻蚀停止层中的压应力的步骤，包括：
以离子注入能量为4KeV～10KeV...

【专利技术属性】
技术研发人员：唐怡，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：江苏;32