三维堆叠结构及其制备方法技术

本发明专利技术提供一种三维堆叠结构及其制备方法，三维堆叠结构包括电连接的多个半导体封装结构，半导体封装结构包括电路板、芯片、金属焊线、封装层主体、第一金属凸块及第二金属凸块；第一金属凸块位于封装层主体的顶面上且与第一金属焊线电连接，第二金属凸块位于封装层主体的侧面上且与第二金属焊线电连接；半导体封装结构的电性引出端包括第一金属凸块、第二金属凸块及电路板第二面，且多个半导体封装结构通过电性引出端的电连接构成三维堆叠结构。本发明专利技术制备工艺简单，可以随需求往纵向、横向及侧向电连接半导体封装结构，可提高三维封装的灵活性，扩大三维封装的应用，提高半导体封装结构的密集度。

【技术实现步骤摘要】
三维堆叠结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种三维堆叠结构及其制备方法。
技术介绍
随着集成电路的功能越来越强、性能和集成度越来越高，封装技术在集成电路产品中扮演着越来越重要的角色。更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。且随着电子信息技术的飞速发展以及人们消费水平的不断提升，电子设备的功能日益多元化和尺寸日益小型化，使得在电子设备的内部结构中，芯片及功能元器件的密集度不断增加，而器件关键尺寸不断较小，这给半导体封装行业带来极大挑战。目前为提高半导体封装结构的密集度，通常采用硅通孔(TSV)技术，实现3D封装，即利用短的垂直电连接或通过硅晶片的“通孔”，建立从芯片的有效侧到背面的电连接。该方法由于仅能沿纵向进行单一方向的堆叠，横向上只能藉由基板或电路板中的线路实现电路连接，因此限制了3D封装的灵活性及3D封装的应用。因此，提供一种三维堆叠结构及其制备方法，以提高3D封装的灵活性，扩大3D封装的应用，提高半导体封装结构的密集度，实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种三维堆叠结构及其制备方法，以提高3D封装的灵活性，扩大3D封装的应用，提高半导体封装结构的密集度。为实现上述目的及其他相关目的，本专利技术提供一种三维堆叠结构的制备方法，包括以下步骤：提供电路板，所述电路板包括电路板第一面及对应设置的电路板第二面；提供芯片，将所述芯片键合于所述电路板第一面；采用焊线工艺，通过金属焊线电连接所述芯片及电路板；形成封装层，并通过去除部分所述封装层，以显露封装层主体，所述封装层主体覆盖所述电路板第一面、芯片及金属焊线；在所述封装层主体中，所述金属焊线包括第一金属焊线、第二金属焊线及第三金属焊线，所述封装层主体的顶面显露所述第一金属焊线，所述封装层主体的侧面显露所述第二金属焊线，所述电路板及芯片通过所述第三金属焊线电连接；于所述封装层主体的顶面上形成第一金属凸块，所述第一金属凸块与所述第一金属焊线电连接；于所述封装层主体的侧面上形成第二金属凸块，所述第二金属凸块与所述第二金属焊线电连接，以形成半导体封装结构，所述半导体封装结构的电性引出端包括所述第一金属凸块、第二金属凸块及电路板第二面；将多个所述半导体封装结构通过所述电性引出端电连接，形成所述三维堆叠结构。可选地，形成所述三维堆叠结构的方法包括通过所述第一金属凸块、第二金属凸块及电路板第二面中的一种或组合，将多个所述半导体封装结构电连接，以形成所述三维堆叠结构。可选地，形成三维堆叠结构的方法包括焊接法及粘合法中的一种或组合。可选地，去除部分所述封装层，显露所述封装层主体的方法包括化学机械研磨法、激光切割法及刀片切割法中的一种或组合。可选地，形成所述第一金属凸块的方法包括电镀法、PVD、CVD及焊接法中的一种或组合；形成所述第二金属凸块的方法包括电镀法、PVD、CVD及焊接法中的一种或组合。本专利技术还提供一种三维堆叠结构，所述三维堆叠结构包括电连接的多个半导体封装结构，所述半导体封装结构包括：电路板，所述电路板包括电路板第一面及对应设置的电路板第二面；芯片，所述芯片键合于所述电路板第一面；金属焊线，所述金属焊线包括第一金属焊线、第二金属焊线及第三金属焊线，所述金属焊线的第一端均与所述芯片电连接，且所述第三金属焊线的第二端与所述电路板电连接；封装层主体，所述封装层主体覆盖所述电路板第一面、芯片及金属焊线，且所述封装层主体的顶面显露所述第一金属焊线的第二端，所述封装层主体的侧面显露所述第二金属焊线的第二端；第一金属凸块，所述第一金属凸块位于所述封装层主体的顶面上，且与所述第一金属焊线的第二端电连接；第二金属凸块，所述第二金属凸块位于所述封装层主体的侧面上，且与所述第二金属焊线的第二端电连接；其中，所述半导体封装结构的电性引出端包括所述第一金属凸块、第二金属凸块及电路板第二面，且多个所述半导体封装结构通过所述电性引出端的电连接构成所述三维堆叠结构。可选地，多个所述半导体封装结构通过所述第一金属凸块、第二金属凸块及电路板第二面中的一种或组合实现电连接。可选地，所述第一金属凸块包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种；所述第二金属凸块包括铜金属凸块、镍金属凸块、锡金属凸块及银金属凸块中的一种。可选地，所述金属焊线包括Cu线、Au线、Cu合金线、Au合金线及Cu/Au合金线中的一种或组合。可选地，所述封装层主体包括聚酰亚胺封装层、硅胶封装层以及环氧树脂封装层中的一种。如上所述，本专利技术的三维堆叠结构及其制备方法，通过去除部分封装层，显露封装层主体，以通过封装层主体的顶面显露第一金属焊线，封装层主体的侧面显露第二金属焊线，并形成与第一金属焊线电连接的第一金属凸块及与第二金属焊线电连接的第二金属凸块，从而形成包括第一金属凸块、第二金属凸块及电路板第二面的电性引出端的半导体封装结构，以通过电性引出端将多个半导体封装结构电连接构成三维堆叠结构。本专利技术制备工艺简单，可以随需求往纵向、横向及侧向电连接半导体封装结构，可提高三维封装的灵活性，扩大三维封装的应用，提高半导体封装结构的密集度。附图说明图1显示为本专利技术中制备三维堆叠结构的工艺流程示意图。图2～图7显示为本专利技术中形成三维堆叠结构各步骤所呈现的结构示意图，其中图6显示为形成半导体封装结构的结构示意图，图7显示为形成三维堆叠结构的结构示意图。元件标号说明100电路板200芯片300金属焊线301第一金属焊线302第二金属焊线303第三金属焊线400封装层401封装主体层402待移除封装层501第一金属凸块502第二金属凸块110半导体封装结构120三维堆叠结构具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图1，本实施例提供一种三维堆叠结构的制备方法，通过去除部分封装层，显露封装层主体，以通过封装层主体的顶面显露第一金属焊线，封装层主体的侧面显露第二金属焊线，并形成与第一金属焊线电连接的第一金属凸块及与第二金属焊线电连接的第二金属凸块，从而形成包括第一金属凸块、第二金属凸块及电路板第二面的电性引出端的半导体封装结构，以通本文档来自技高网...

【技术保护点】
1.一种三维堆叠结构的制备方法，其特征在于，包括以下步骤：/n提供电路板，所述电路板包括电路板第一面及对应设置的电路板第二面；/n提供芯片，将所述芯片键合于所述电路板第一面；/n采用焊线工艺，通过金属焊线电连接所述芯片及电路板；/n形成封装层，并通过去除部分所述封装层，以显露封装层主体，所述封装层主体覆盖所述电路板第一面、芯片及金属焊线；在所述封装层主体中，所述金属焊线包括第一金属焊线、第二金属焊线及第三金属焊线，所述封装层主体的顶面显露所述第一金属焊线，所述封装层主体的侧面显露所述第二金属焊线，所述电路板及芯片通过所述第三金属焊线电连接；/n于所述封装层主体的顶面上形成第一金属凸块，所述第一金属凸块与所述第一金属焊线电连接；于所述封装层主体的侧面上形成第二金属凸块，所述第二金属凸块与所述第二金属焊线电连接，以形成半导体封装结构，所述半导体封装结构的电性引出端包括所述第一金属凸块、第二金属凸块及电路板第二面；/n将多个所述半导体封装结构通过所述电性引出端电连接，形成所述三维堆叠结构。/n

【技术特征摘要】
1.一种三维堆叠结构的制备方法，其特征在于，包括以下步骤：
提供电路板，所述电路板包括电路板第一面及对应设置的电路板第二面；
提供芯片，将所述芯片键合于所述电路板第一面；
采用焊线工艺，通过金属焊线电连接所述芯片及电路板；
形成封装层，并通过去除部分所述封装层，以显露封装层主体，所述封装层主体覆盖所述电路板第一面、芯片及金属焊线；在所述封装层主体中，所述金属焊线包括第一金属焊线、第二金属焊线及第三金属焊线，所述封装层主体的顶面显露所述第一金属焊线，所述封装层主体的侧面显露所述第二金属焊线，所述电路板及芯片通过所述第三金属焊线电连接；
于所述封装层主体的顶面上形成第一金属凸块，所述第一金属凸块与所述第一金属焊线电连接；于所述封装层主体的侧面上形成第二金属凸块，所述第二金属凸块与所述第二金属焊线电连接，以形成半导体封装结构，所述半导体封装结构的电性引出端包括所述第一金属凸块、第二金属凸块及电路板第二面；
将多个所述半导体封装结构通过所述电性引出端电连接，形成所述三维堆叠结构。


2.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：形成所述三维堆叠结构的方法包括通过所述第一金属凸块、第二金属凸块及电路板第二面中的一种或组合，将多个所述半导体封装结构电连接，以形成所述三维堆叠结构。


3.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：形成三维堆叠结构的方法包括焊接法及粘合法中的一种或组合。


4.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：去除部分所述封装层，显露所述封装层主体的方法包括化学机械研磨法、激光切割法及刀片切割法中的一种或组合。


5.根据权利要求1所述的三维堆叠结构的制备方法，其特征在于：形成所述第一金属凸块的方法包括电镀法、PVD、CVD及焊接法中的一种或组合；形成所述第二金属凸块的方法包括电镀法、PVD、...

【专利技术属性】
技术研发人员：蔡汉龙，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏;32