缺陷修复电路和存储器制造技术

本申请实施例涉及一种缺陷修复电路和存储器，缺陷修复电路包括：测试模块，用于在测试模式下对存储单元阵列进行缺陷测试，以确定缺陷存储单元，并输出与存储单元相对应的测试地址信息和缺陷标识信号；缺陷信息存储模块，与测试模块连接，用于响应于缺陷标识信号，存储缺陷地址信息，缺陷地址信息为缺陷存储单元的测试地址信息，还用于响应于外部输入的修复选择信号输出第一地址信息，第一地址信息为多个缺陷地址信息中的一个；修复模块，与缺陷信息存储模块连接，用于根据接收到的第一地址信息，以对相应的缺陷存储单元进行修复。在本实施例中，缺陷修复电路新可以兼容于较小面积的芯片中，而且具有较高的便利性和可靠性。

【技术实现步骤摘要】
缺陷修复电路和存储器
本申请实施例涉及半导体器件
，特别是涉及一种缺陷修复电路和存储器。
技术介绍
存储器是现在重要的记忆存储元件之一，由于存储器功能多、且制造成本低廉，被广泛应用于电脑、通讯及家电等领域。数据存储可靠性是存储器的关键性能，因此，需要对存储器中的存储单元的存储性能进行测试，并对存在缺陷的存储单元进行修复，从而确保存储器的存储性能。但是，目前需要依赖外部的测试机支持才能对存储单元进行测试和修复，从而导致修复的便利性和灵活性不足。
技术实现思路
基于此，有必要针对修复的便利性和灵活性不足问题，提供一种缺陷修复电路和存储器。一种缺陷修复电路，包括：测试模块，用于在测试模式下对存储单元阵列进行缺陷测试，以确定缺陷存储单元，并输出与所述存储单元相对应的测试地址信息和缺陷标识信号；缺陷信息存储模块，与所述测试模块连接，用于响应于所述缺陷标识信号，存储缺陷地址信息，所述缺陷地址信息为所述缺陷存储单元的测试地址信息，还用于响应于外部输入的修复选择信号输出第一地址信息，所述第一地址信息为多个所述缺陷地本文档来自技高网...

【技术保护点】
1.一种缺陷修复电路，其特征在于，包括：/n测试模块，用于在测试模式下对存储单元阵列进行缺陷测试，以确定缺陷存储单元，并输出与所述存储单元相对应的测试地址信息和缺陷标识信号；/n缺陷信息存储模块，与所述测试模块连接，用于响应于所述缺陷标识信号，存储缺陷地址信息，所述缺陷地址信息为所述缺陷存储单元的测试地址信息，还用于响应于外部输入的修复选择信号输出第一地址信息，所述第一地址信息为多个所述缺陷地址信息中的一个；/n修复模块，与所述缺陷信息存储模块连接，用于根据接收到的所述第一地址信息，以对相应的所述缺陷存储单元进行修复。/n

【技术特征摘要】
1.一种缺陷修复电路，其特征在于，包括：
测试模块，用于在测试模式下对存储单元阵列进行缺陷测试，以确定缺陷存储单元，并输出与所述存储单元相对应的测试地址信息和缺陷标识信号；
缺陷信息存储模块，与所述测试模块连接，用于响应于所述缺陷标识信号，存储缺陷地址信息，所述缺陷地址信息为所述缺陷存储单元的测试地址信息，还用于响应于外部输入的修复选择信号输出第一地址信息，所述第一地址信息为多个所述缺陷地址信息中的一个；
修复模块，与所述缺陷信息存储模块连接，用于根据接收到的所述第一地址信息，以对相应的所述缺陷存储单元进行修复。


2.根据权利要求1所述的缺陷修复电路，其特征在于，所述修复模块还用于接收外部输入的第二地址信息，并对所述第一地址信息或所述第二地址信息对应的所述缺陷存储单元进行修复。


3.根据权利要求2所述的缺陷修复电路，其特征在于，还包括：
第一选择电路，分别与所述缺陷信息存储模块和所述修复模块连接，用于接收所述第一地址信息、所述第二地址信息和所述修复选择信号，并响应于所述修复选择信号生成目标地址信息，所述目标地址信息为所述第一地址信息和所述第二地址信息中的一个。


4.根据权利要求3所述的缺陷修复电路，其特征在于，所述缺陷信息存储模块包括：
标识位存储单元，分别与所述测试模块和所述修复模块连接，用于响应于所述缺陷标识信号，为所述缺陷存储单元生成相应的标识位信息并进行存储。


5.根据权利要求4所述的缺陷修复电路，其特征在于，所述第一选择电路同步接收所述缺陷存储单元对应的所述第一地址信息和所述标识位信息。


6.根据权利要求4所述的缺陷修复电路，其特征在于，所述缺陷信息存储模块还包括：
地址存储单元，包括N级地址缓冲存储器，依次将所述N级地址缓冲存储器编号为第一级地址缓冲存储器至第N级...

【专利技术属性】
技术研发人员：张良，
申请(专利权)人：长鑫存储技术上海有限公司，
类型：新型
国别省市：上海;31