比较电路与存储芯片制造技术

本公开提供一种比较电路以及存储芯片。比较电路包括：比较模块，其第一输入端连接待测电压，其第二输入端连接参考电压；状态判断模块，其第一输入端连接所述比较模块的第一输出端，其第二输入端连接所述比较模块的第二输出端；状态存储模块，其输入端连接所述比较模块的第一输出端，其使能端连接所述状态判断模块的输出端。本公开实施例可以提高比较电路的处理效率。理效率。理效率。

【技术实现步骤摘要】
比较电路与存储芯片


[0001]本公开涉及集成电路
，具体而言，涉及一种能够快速比较变化电压的比较电路以及应用该比较电路的存储芯片。

技术介绍

[0002]在DRAM(Dynamic Random Access Memory，动态随机存取存储器)中，由于低电压的敏感特性，常需要对低电压进行快速比较并输出低电压识别结果，以确保低电压输出正常。相关技术中，一般采用在高电压域工作的误差放大器搭建比较电路实现此功能，但是由于DRAM中高电压均由电荷泵产生，效率较低，且误差比较器通常需要外加偏置电路，因此这种比较电路功耗较大，且比较结果输出速度较慢，难以满足DRAM芯片对低电压比较的高速、低功耗要求。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]本公开的目的在于提供一种比较电路与存储芯片，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的低电压比较电路比较速度不够、功耗较大等问题。
[0005]根据本公开的第一方面，提供一种比较电路，包括：比较模块，其第一输入端连接待测电压，其第二输入端连接参考电压；状态判断模块，其第一输入端连接所述比较模块的第一输出端，其第二输入端连接所述比较模块的第二输出端；状态存储模块，其输入端连接所述比较模块的第一输出端，其使能端连接所述状态判断模块的输出端。
[0006]在本公开的一个示例性实施例中，比较电路还包括：脉冲发生电路，其输出端连接所述比较模块的使能端。
[0007]在本公开的一个示例性实施例中，所述脉冲发生电路的输入端接收脉冲使能信号，所述状态存储模块的控制端接收存储控制信号。
[0008]在本公开的一个示例性实施例中，所述比较模块包括：第一晶体管，其栅极作为所述比较模块的第一输入端；第二晶体管，其栅极作为所述比较模块的第二输入端；第三晶体管，其源极连接所述第一晶体管的漏极；第四晶体管，其源极连接所述第二晶体管的漏极；第五晶体管，其漏极作为所述比较模块的第一输出端，其漏极还连接所述第三晶体管的漏极和所述第四晶体管的栅极，其源极连接电源端；第六晶体管，其漏极作为所述比较模块的第二输出端，其漏极还连接所述第四晶体管的漏极和所述第三晶体管的栅极，其源极连接所述电源端；第七晶体管，其栅极作为所述比较模块的使能端，其漏极连接所述第一晶体管的源极和所述第二晶体管的源极，其漏极接地。
[0009]在本公开的一个示例性实施例中，所述比较模块还包括：第一开关管，其第一端连接所述电源端，其第二端连接所述比较模块的第一输出端，其控制端连接所述比较模块的使能端；第二开关管，其第一端连接所述电源端，其第二端连接所述比较模块的第二输出
端，其控制端连接所述比较模块的使能端。
[0010]在本公开的一个示例性实施例中，所述比较模块还包括：第三开关管，其第一端连接所述电源端，其第二端连接所述第一晶体管的漏极，其控制端连接所述比较模块的使能端；第四开关管，其第一端连接所述电源端，其第二端连接所述第二晶体管的漏极，其控制端连接所述比较模块的使能端。
[0011]在本公开的一个示例性实施例中，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为P型晶体管。
[0012]在本公开的一个示例性实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第七晶体管均为N型晶体管。
[0013]在本公开的一个示例性实施例中，所述第五晶体管和所述第六晶体管均为P型晶体管。
[0014]在本公开的一个示例性实施例中，所述状态存储模块为触发器或寄存器。
[0015]在本公开的一个示例性实施例中，所述状态判断模块包括一个异或门。
[0016]在本公开的一个示例性实施例中，所述待测电压在时间T内由第一电压变化到第二电压。
[0017]在本公开的一个示例性实施例中，所述参考电压大于所述第一电压且小于所述第二电压。
[0018]根据本公开的第二方面，提供一种存储芯片，包括：如上任一项所述的比较电路；第一电源和第二电源，所述第一电源作为所述待测电压，所述第二电源为所述比较电路供电。
[0019]在本公开的一个示例性实施例中，存储芯片还包括：参考电压产生电路，用于产生所述参考电压。
[0020]本公开实施例通过使用状态存储模块存储比较器的输出值，使用与比较模块的两个输出结果相关的控制信号控制状态存储模块的存储，可以缩短比较器两次输出比较结果的间隔时间，极大提高电压比较结果的输出速率，无需设置偏置电路、使用高电压供电即可在较低功耗下提高DRAM中低电压比较结果的输出速率。
[0021]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0022]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本公开示例性实施例中比较电路的结构示意图。
[0024]图2是本公开另一个实施例中比较电路的结构示意图。
[0025]图3是本公开示例性实施例中比较电路的电路示意图。
[0026]图4是是本公开示例性实施例中比较模块的结构示意图。
[0027]图5是是本公开另一个实施例中比较模块的结构示意图。
[0028]图6是是本公开再一个实施例中比较模块的结构示意图。
[0029]图7是本公开示例性实施例提供的存储芯片。
具体实施方式
[0030]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
[0031]此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
[0032]下面结合附图对本公开示例实施方式进行详细本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种比较电路，其特征在于，包括：比较模块，其第一输入端连接待测电压，其第二输入端连接参考电压；状态判断模块，其第一输入端连接所述比较模块的第一输出端，其第二输入端连接所述比较模块的第二输出端；状态存储模块，其输入端连接所述比较模块的第一输出端，其使能端连接所述状态判断模块的输出端。2.如权利要求1所述的比较电路，其特征在于，还包括：脉冲发生电路，其输出端连接所述比较模块的使能端。3.如权利要求2所述的比较电路，其特征在于，所述脉冲发生电路的输入端接收脉冲使能信号，所述状态存储模块的控制端接收存储控制信号。4.如权利要求3所述的比较电路，其特征在于，所述比较模块包括：第一晶体管，其栅极作为所述比较模块的第一输入端；第二晶体管，其栅极作为所述比较模块的第二输入端；第三晶体管，其源极连接所述第一晶体管的漏极；第四晶体管，其源极连接所述第二晶体管的漏极；第五晶体管，其漏极作为所述比较模块的第一输出端，其漏极还连接所述第三晶体管的漏极和所述第四晶体管的栅极，其源极连接电源端；第六晶体管，其漏极作为所述比较模块的第二输出端，其漏极还连接所述第四晶体管的漏极和所述第三晶体管的栅极，其源极连接所述电源端；第七晶体管，其栅极作为所述比较模块的使能端，其漏极连接所述第一晶体管的源极和所述第二晶体管的源极，其漏极接地。5.如权利要求4所述的比较电路，其特征在于，所述比较模块还包括：第一开关管，其第一端连接所述电源端，其第二端连接所述比较模块的第一输出端，其控制端连接所述比较模块的使能端；第二开关管，其第一端连接所述电源端，...

【专利技术属性】
技术研发人员：朱磊，秦建勇，
申请(专利权)人：长鑫存储技术上海有限公司，
类型：发明
国别省市：