信号输出电路和延时信号输出电路制造技术

本申请实施例提供一种信号输出电路和延时信号输出电路，其中，信号输出电路，包括：第一控制模块，接收第一脉冲信号和输入信号，并输出第一调整信号，第一调整信号的第一预设沿相对于输入信号的上升沿具有第一延迟；第二控制模块，接收第二脉冲信号和输入信号，并输出第二调整信号，第二调整信号的第二预设沿相对于输入信号的下降沿具有第二延迟；信号输出模块，接收第一调整信号和第二调整信号，并输出延时输出信号，延时输出信号的上升沿基于第一调整信号的第一预设沿产生，延时输出信号的下降沿基于第二调整信号的第二预设沿产生；本申请实施例以产生延迟可控的延时信号，且电路版图的面积小，电路的功耗小。电路的功耗小。电路的功耗小。

【技术实现步骤摘要】
信号输出电路和延时信号输出电路


[0001]本申请涉及半导体电路设计领域，特别涉及一种信号输出电路和延时信号输出电路。

技术介绍

[0002]在半导体电路设计中，经常会用到等间距交错(Stagger)信号，等间距交错信号指每间隔固定延迟产生的信号。
[0003]对于同步信号而言，通常借助时钟信号来产生等间距交错信号；对于异步信号而言，通过插入延时单元(delay cell)来产生所需的等间距交错信号，信号之间的延迟可以根据需求插入相应的延时单元实现。其中，采用同步信号产生等间距交错信号的方式，等间距交错信号之间的延迟是时钟周期的整数倍，等间距交错信号之间延迟大小的可控性差；采用异步信号产生等间距交错信号的方式，虽然信号之间的延迟可控性好，但会明显增大形成的电路版图的面积和电路的功耗。
[0004]然而申请人发现，通过脉冲信号的周期来调整等间距交错信号的信号延迟可以减小电路版图的面积和电路的功耗，且信号之间的延迟无需为时钟周期的整数倍，如何根据脉冲信号产生延时输出信号，是优化等间距交错信号产生方式的前提条件。

技术实现思路

[0005]本申请实施例提供一种信号输出电路和延时信号输出电路，用于根据第一脉冲信号和第二脉冲信号产生延迟可控的延时信号，且电路版图的面积小，电路的功耗小。
[0006]为解决上述技术问题，本申请实施例提供了一种信号输出电路，包括：第一控制模块，接收第一脉冲信号和输入信号，并输出第一调整信号，第一调整信号的第一预设沿相对于输入信号的上升沿具有第一延迟，第一延迟为第一脉冲信号的脉冲周期；第二控制模块，接收第二脉冲信号和输入信号，并输出第二调整信号，第二调整信号的第二预设沿相对于输入信号的下降沿具有第二延迟，第二延迟为第二脉冲信号的脉冲周期；信号输出模块，接收第一调整信号和第二调整信号，并输出延时输出信号，延时输出信号的上升沿基于第一调整信号的第一预设沿产生，延时输出信号的下降沿基于第二调整信号的第二预设沿产生。
[0007]与相关技术相比，根据第一脉冲信号和第二脉冲信号产生延迟可控的延时输出信号，延时输出信号相对于输入信号而言，上升沿存在第一延迟，下降沿存在第二延迟；第一延迟为第一脉冲信号的脉冲周期，第二延迟为第二脉冲信号的脉冲周期，因此可以通过调整第一脉冲信号和第二脉冲信号脉冲周期的方式，调整延时输出信号的延迟时间；同时，调整延时输出信号的延迟时间无需接入更多延时单元，从而简化电路结构，使得电路版图的面积小，电路的功耗小。
[0008]另外，第一脉冲信号的脉冲周期和第二脉冲信号的脉冲周期相等。通过控制第一脉冲信号的脉冲周期和第二脉冲信号的脉冲周期一致，保证产生的延时输出信号的上升沿
和下降沿的延迟时间一致，从而保证延时输出信号是对输入信号的延迟。
[0009]另外，第一脉冲信号的其中一个脉冲与输入信号的上升沿对齐，第二脉冲信号存在一个脉冲与输入信号的下降沿对齐。
[0010]另外，第一脉冲信号与第二脉冲信号为交错脉冲信号。
[0011]另外，信号输出模块包括：第一接收单元，接收第一脉冲信号和第一调整信号，并在第一调整信号为有效电平期间，生成第一脉冲控制信号，第一脉冲控制信号的脉冲相位与第一脉冲信号的脉冲相位相同；第二接收单元，接收第二脉冲信号和第二调整信号，并在第二调整信号为有效电平期间，生成第二脉冲控制信号，第二脉冲控制信号的脉冲相位与第二脉冲信号的脉冲相位相同；锁存单元，接收第一脉冲控制信号和第二脉冲控制信号，并生成延时输出信号。
[0012]另外，第一接收单元还用于接收第一控制信号，第一接收单元用于在第一调整信号和第一控制信号为有效电平期间，根据第一脉冲信号生成第一脉冲控制信号。通过第一控制信号的调控，保证第一接收单元输出的稳定性。
[0013]另外，第一接收单元包括第一接收与非门，第一接收与非门包括第一输入端、第二输入端和第一输出端，第一输入端用于接收第一调整信号，第二输入端用于接收第一脉冲信号，第一输出端用于输出第一脉冲控制信号。
[0014]另外，第二接收单元还用于接收第二控制信号，第二接收单元用于在第二调整信号和第二控制信号为有效电平期间，根据第二脉冲信号生成第二脉冲控制信号。通过第二控制信号的调控，保证第二接收单元输出的稳定性。
[0015]另外，第二接收单元包括第二接收与非门，第二接收与非门包括第三输入端、第四输入端和第二输出端，第三输入端用于接收第二调整信号，第四输入端用以接收第二脉冲信号，第二输出端用于输出第二脉冲控制信号。
[0016]另外，锁存单元包括：锁存器，锁存器包括第五输入端、第六输入端和第三输出端，第五输入端用于接收第一脉冲控制信号，第六输入端用于接收第二脉冲控制信号，第三输出端用于输出延时输出信号。
[0017]另外，锁存单元被配置为：第一脉冲控制信号和第二脉冲控制信号为不同电平时，延时输出信号与第二脉冲控制信号为相同电平；第一脉冲控制信号和第二脉冲控制信号为高电平时，锁存单元保持状态。
[0018]另外，第一控制模块包括：第一D触发器，时钟端用于接收第一脉冲信号，复位端用于接收第一复位信号，输入端用于接收输入信号，输出端用于输出第一调整信号。
[0019]另外，第二控制模块包括：第二D触发器，时钟端用于接收第二脉冲信号，复位端用于接收第二复位信号，输入端用于接收输入信号，输出端串联反相器后输出第二调整信号。
[0020]另外，信号输出电路还包括：偶数个反相器，反相器与信号输出模块的输出端串联，以增强信号输出模块的驱动能力。
[0021]本申请实施例还提供了一种延时信号输出电路，包括G个上述信号输出电路，G为大于等于2的整数；每一级信号输出电路用于接收前一级信号输出电路输出的延时输出信号，并基于第一脉冲信号、第二脉冲信号和前一级信号输出电路输出的延时输出信号，生成当前级的延时输出信号；其中，非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信
号作为第一级信号输出电路的输入信号；信号输出电路生成的延时输出信号的上升沿，与接收的前一级信号输出电路输出的延时输出信号的上升沿，具有第一延迟；信号输出电路生成的延时输出信号的下降沿，与接收的前一级信号输出电路输出的延时输出信号的下降沿，具有第二延迟。
[0022]另外，第一脉冲信号和第二脉冲信号的脉冲周期相等。
[0023]另外，信号输出电路的第一控制模块还用于接收第一控制信号，信号输出电路的第二控制模块还用于接收第二控制信号，第一控制信号与第二控制信号为反相信号；每一级信号输出电路用于根据第一控制信号、第二控制信号、第一脉冲信号、第二脉冲信号和前一级信号输出电路输出的延时输出信号生成当前级的延时输出信号。
[0024]另外，延时信号输出电路还包括：初始信号输出电路，包括第一控制模块、第二控制模块和信号输出模块；第一控制模块，用于接收第一脉冲信号和第一电源信号，并根据第一脉冲信号和第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号输出电路，其特征在于，包括：第一控制模块，接收第一脉冲信号和输入信号，并输出第一调整信号，所述第一调整信号的第一预设沿相对于所述输入信号的上升沿具有第一延迟，所述第一延迟为所述第一脉冲信号的脉冲周期；第二控制模块，接收第二脉冲信号和所述输入信号，并输出第二调整信号，所述第二调整信号的第二预设沿相对于所述输入信号的下降沿具有第二延迟，所述第二延迟为所述第二脉冲信号的脉冲周期；信号输出模块，接收所述第一调整信号和所述第二调整信号，并输出延时输出信号，所述延时输出信号的上升沿基于所述第一调整信号的第一预设沿产生，所述延时输出信号的下降沿基于所述第二调整信号的第二预设沿产生。2.根据权利要求1所述的信号输出电路，其特征在于，所述第一脉冲信号的脉冲周期和所述第二脉冲信号的脉冲周期相等。3.根据权利要求1所述的信号输出电路，其特征在于，所述第一脉冲信号的其中一个脉冲与所述输入信号的上升沿对齐，所述第二脉冲信号存在一个脉冲与所述输入信号的下降沿对齐。4.根据权利要求3所述的信号输出电路，其特征在于，所述第一脉冲信号与所述第二脉冲信号为交错脉冲信号。5.根据权利要求1所述的信号输出电路，其特征在于，所述信号输出模块包括：第一接收单元，接收所述第一脉冲信号和所述第一调整信号，并在所述第一调整信号为有效电平期间，生成第一脉冲控制信号，所述第一脉冲控制信号的脉冲相位与所述第一脉冲信号的脉冲相位相同；第二接收单元，接收所述第二脉冲信号和所述第二调整信号，并在所述第二调整信号为有效电平期间，生成第二脉冲控制信号，所述第二脉冲控制信号的脉冲相位与所述第二脉冲信号的脉冲相位相同；锁存单元，接收所述第一脉冲控制信号和所述第二脉冲控制信号，并生成所述延时输出信号。6.根据权利要求5所述的信号输出电路，其特征在于，所述第一接收单元还用于接收第一控制信号，所述第一接收单元用于在所述第一调整信号和所述第一控制信号为有效电平期间，根据所述第一脉冲信号生成所述第一脉冲控制信号。7.根据权利要求5所述的信号输出电路，其特征在于，所述第一接收单元包括第一接收与非门，所述第一接收与非门包括第一输入端、第二输入端和第一输出端，所述第一输入端用于接收所述第一调整信号，所述第二输入端用于接收所述第一脉冲信号，所述第一输出端用于输出所述第一脉冲控制信号。8.根据权利要求5所述的信号输出电路，其特征在于，所述第二接收单元还用于接收第二控制信号，所述第二接收单元用于在所述第二调整信号和所述第二控制信号为有效电平期间，根据所述第二脉冲信号生成所述第二脉冲控制信号。9.根据权利要求5所述的信号输出电路，其特征在于，所述第二接收单元包括第二接收与非门，所述第二接收与非门包括第三输入端、第四输入端和第二输出端，所述第三输入端用于接收所述第二调整信号，所述第四输入端用以接收所述第二脉冲信号，所述第二输出
端用于输出所述第二脉冲控制信号。10.根据权利要求5所述的信号输出电路，其特征在于，所述锁存单元包括：锁存器，所述锁存器包括第五输入端、第六输入端和第三输出端，...

【专利技术属性】
技术研发人员：王佳，
申请(专利权)人：长鑫存储技术上海有限公司，
类型：发明
国别省市：