接口电路、数据传输电路以及存储器制造技术

本发明专利技术实施例提供一种接口电路、数据传输电路以及存储器，接口电路包括时钟焊盘、数据焊盘和输入缓冲电路，时钟焊盘与数据焊盘布置于第一排，且M个数据焊盘布置于时钟焊盘的两侧，每一侧布置M个数据焊盘的一半，M个输入缓冲电路布置于第二排，以数据焊盘为基准，形成垂直于第一排的轴线，M个输入缓冲电路布置于轴线的两侧，每一侧布置M个输入缓冲电路的一半，每一个输入缓冲电路与轴线的距离小于输入缓冲电路对应的数据焊盘与轴线的距离。本发明专利技术实施例有利于缩短各输入缓冲电路对应的时钟路径长度，减少时序违例，改善各输入缓冲电路对应的时钟路径与输入数据路径的匹配度。对应的时钟路径与输入数据路径的匹配度。对应的时钟路径与输入数据路径的匹配度。

【技术实现步骤摘要】
接口电路、数据传输电路以及存储器


[0001]本专利技术实施例涉及半导体
，特别涉及一种接口电路、数据传输电路以及存储器。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]DRAM可以分为双倍速率同步(Double Data Rate，DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power Double Data Rate，LPDDR)动态随机存储器。随着DRAM应用的领域越来越多，如DRAM越来越多的应用于移动领域，用户对于DRAM速度、功耗等指标的要求越来越高。
[0004]然而，目前的DRAM性能仍有待提高。

技术实现思路

[0005]本专利技术实施例解决的技术问题为提供一种接口电路、数据传输电路以及存储器，通过将接口电路中的输入缓冲电路集中化处理，以实现关键时钟的优化，从而提高时钟性能和减小功率损耗。
[0006]为解决上述问题，本专利技术实施例提供一种接口电路，包括：时钟焊盘，用于传输时钟信号；M个数据焊盘，用于传输数据信号；M个输入缓冲电路，与所述数据焊盘一一对应，每一个所述输入缓冲电路在所述时钟信号的驱动下，接收与所述输入缓冲电路对应的所述数据焊盘传输的所述数据信号；其中，所述时钟焊盘与所述数据焊盘布置于第一排，且所述M个数据焊盘布置于所述时钟焊盘的两侧，每一侧布置所述M个数据焊盘的一半，所述M个输入缓冲电路布置于第二排，以所述时钟焊盘为基准，形成垂直于所述第一排的轴线，所述M个输入缓冲电路布置于所述轴线的两侧，每一侧布置所述M个输入缓冲电路的一半，每一个所述输入缓冲电路与所述轴线的距离小于所述输入缓冲电路对应的所述数据焊盘与所述轴线的距离，所述M为大于等于2的整数。
[0007]另外，每一个所述输入缓冲电路到所述输入缓冲电路对应的所述数据焊盘之间的输入数据路径长度为第一长度，每一个所述输入缓冲电路与所述时钟焊盘之间的时钟路径长度为第二长度，所述第一长度与所述第二长度成正相关。
[0008]另外，所述时钟焊盘为差分输入焊盘，包括第一时钟焊盘和第二时钟焊盘，所述第一时钟焊盘与所述第二时钟焊盘分别传输互补的所述时钟信号。
[0009]另外，所述第一时钟焊盘与所述第二时钟焊盘相对于所述轴线对称布置。
[0010]另外，还包括：时钟处理电路，与所述时钟焊盘和所述M个输入缓冲电路均电连接，
用于接收所述时钟信号，并将所述时钟信号进行处理后作为所述M个输入缓冲电路的驱动时钟。
[0011]另外，所述时钟处理电路包括时钟接收电路和时钟产生电路，所述时钟接收电路与所述时钟焊盘电连接，用于接收所述时钟信号，所述时钟接收电路的输出作为所述时钟产生电路的输入，所述时钟产生电路用于产生所述驱动时钟。
[0012]另外，还包括：标志焊盘，用于传输标志信号；标志缓冲电路，与所述标志焊盘对应，用于在所述时钟信号的驱动下，接收所述标志焊盘传输的所述标志信号。
[0013]另外，所述标志焊盘布置于所述第一排，且位于所述数据焊盘与所述时钟焊盘之间；所述标志缓冲电路布置于所述第二排，且与所述标志焊盘位于所述轴线的同一侧，且位于所述输入缓冲电路与所述轴线之间；所述标志缓冲电路与所述轴线的距离小于所述标志缓冲电路对应的所述标志焊盘与所述轴线的距离。
[0014]另外，还包括：M个输出缓冲电路，与所述数据焊盘一一对应，每一个所述输出缓冲电路在所述时钟信号的驱动下，将所述数据信号发送至对应的数据焊盘。
[0015]另外，每一个所述输出缓冲电路到所述输出缓冲电路对应的所述数据焊盘之间的输出数据路径长度相同。
[0016]另外，所述输入缓冲电路包括多路选择器和锁存器，所述多路选择器接收所述数据信号，并将所述数据信号处理后输出给所述锁存器，所述锁存器的输出作为所述输入缓冲电路的输出。
[0017]相应的，本专利技术实施例还提供一种数据传输电路，包括：上述的接口电路；M个串并转换电路，所述M个串并转换电路与所述M个输入缓冲电路一一对应，每一个所述输入缓冲电路的输出作为对应的所述串并转换电路的输入。
[0018]另外，所述M个串并转换电路布置于第三排，位于所述轴线同一侧的每一个所述输入缓冲电路与所述输入缓冲电路对应的所述串并转换电路之间的传输路径长度各不相同。
[0019]另外，所述M个串并转换电路与所述M个数据焊盘一一对应，且每一个所述串并转换电路到所述串并转换电路对应的所述数据焊盘的距离相同。
[0020]另外，还包括：M个先入先出电路，与所述M个串并转换电路一一对应；M个并串转换电路，与所述M个先入先出电路一一对应，每一个所述先入先出电路的输出作为所述先入先出电路对应的所述并串转换电路的输入；M个驱动电路，与所述M个并串转换电路一一对应，每一个所述并串转换电路的输出作为所述并串转换电路对应的所述驱动电路的输入；所述M个驱动电路还与所述M个数据焊盘一一对应。
[0021]另外，还包括M个可选输入缓冲电路，所述M个可选输入缓冲电路的数量与所述输入缓冲电路的数量相同，且与所述输入缓冲电路并排设置。
[0022]另外，所述M个输入缓冲电路和/或所述M个可选输入缓冲电路中的两个、所述M个串并转换电路中的一个、所述M个先入先出电路中的一个、所述M个并串转换电路中的一个以及所述M个驱动电路中的一个，共同组成一个数据传输单元，每一个所述数据传输单元的工作环境匹配。
[0023]另外，同一所述数据传输单元中的所述串并转换电路和所述先入先出电路并排或并列设置。
[0024]另外，位于不同的所述数据传输单元中的先入先出电路并排设置。
[0025]相应的，本专利技术实施例还提供一种存储器，包括上述的接口电路。
[0026]与现有技术相比，本专利技术实施例提供的技术方案至少具有以下优点：
[0027]本专利技术实施例提供一种结构性能优越的接口电路，M个数据焊盘以及时钟焊盘布置于第一排，M个数据焊盘分别布置于时钟焊盘的两侧，且以数据焊盘为基准，形成垂直于第一排的轴线；M个输入缓冲电路布置于轴线的两侧，每一侧布置M个输入缓冲电路的一半，每一个输入缓冲电路与轴线的距离小于输入缓冲电路对应的数据焊盘与轴线的距离。本专利技术实施例中，通过对输入缓冲电路进行集中化处理，缩短了时钟信号传输至各输入缓冲电路的时钟路径，提高了时钟路径与数据路径的匹配度，进而有利于减小tDQS2DQ和时序违例；此外，由于时钟路径减小，进而降低了接口电路的功率损耗。
附图说明
[0028]一个或多个实施例通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接口电路，其特征在于，包括：时钟焊盘，用于传输时钟信号；M个数据焊盘，用于传输数据信号；M个输入缓冲电路，与所述数据焊盘一一对应，每一个所述输入缓冲电路在所述时钟信号的驱动下，接收与所述输入缓冲电路对应的所述数据焊盘传输的所述数据信号；其中，所述时钟焊盘与所述数据焊盘布置于第一排，且所述M个数据焊盘布置于所述时钟焊盘的两侧，每一侧布置所述M个数据焊盘的一半，所述M个输入缓冲电路布置于第二排，以所述时钟焊盘为基准，形成垂直于所述第一排的轴线，所述M个输入缓冲电路布置于所述轴线的两侧，每一侧布置所述M个输入缓冲电路的一半，每一个所述输入缓冲电路与所述轴线的距离小于所述输入缓冲电路对应的所述数据焊盘与所述轴线的距离，所述M为大于等于2的整数。2.如权利要求1所述的接口电路，其特征在于，每一个所述输入缓冲电路到所述输入缓冲电路对应的所述数据焊盘之间的输入数据路径长度为第一长度，每一个所述输入缓冲电路与所述时钟焊盘之间的时钟路径长度为第二长度，所述第一长度与所述第二长度成正相关。3.如权利要求1所述的接口电路，其特征在于，所述时钟焊盘为差分输入焊盘，包括第一时钟焊盘和第二时钟焊盘，所述第一时钟焊盘与所述第二时钟焊盘分别传输互补的所述时钟信号。4.如权利要求3所述的接口电路，其特征在于，所述第一时钟焊盘与所述第二时钟焊盘相对于所述轴线对称布置。5.如权利要求1所述的接口电路，其特征在于，还包括：时钟处理电路，与所述时钟焊盘和所述M个输入缓冲电路均电连接，用于接收所述时钟信号，并将所述时钟信号进行处理后作为所述M个输入缓冲电路的驱动时钟。6.如权利要求5所述的接口电路，其特征在于，所述时钟处理电路包括时钟接收电路和时钟产生电路，所述时钟接收电路与所述时钟焊盘电连接，用于接收所述时钟信号，所述时钟接收电路的输出作为所述时钟产生电路的输入，所述时钟产生电路用于产生所述驱动时钟。7.如权利要求1所述的接口电路，其特征在于，还包括：标志焊盘，用于传输标志信号；标志缓冲电路，与所述标志焊盘对应，用于在所述时钟信号的驱动下，接收所述标志焊盘传输的所述标志信号。8.如权利要求7所述的接口电路，其特征在于，所述标志焊盘布置于所述第一排，且位于所述数据焊盘与所述时钟焊盘之间；所述标志缓冲电路布置于所述第二排，且与所述标志焊盘位于所述轴线的同一侧，且位于所述输入缓冲电路与所述轴线之间；所述标志缓冲电路与所述轴线的距离小于所述标志缓冲电路对应的所述标志焊盘与所述轴线的距离。9.如权利要求1所述的接口电路，其特征在于，还包括：M个输出缓冲电路，与所述数据焊盘一一对应，每一个所述输...

【专利技术属性】
技术研发人员：林峰，
申请(专利权)人：长鑫存储技术上海有限公司，
类型：发明
国别省市：