三维存储器器件以及其制作方法技术

本公开内容提供三维存储器器件的方法与结构。在示例中，用于形成存储器器件的方法包括以下操作。首先，可以在第一晶圆之上形成多个第一半导体沟道，第一晶圆具有外围器件以及与多个第一半导体沟道相邻的多个第一过孔结构。多个第一半导体沟道可以沿着垂直于第一晶圆的表面的方向延伸。此外，可以在第二晶圆之上形成多个第二半导体沟道，第二晶圆具有与多个第二半导体沟道相邻的多个第二过孔结构。多个第二半导体沟道可以沿着垂直于第二晶圆的表面和外围过孔结构的方向延伸。

【技术实现步骤摘要】
三维存储器器件以及其制作方法本申请是申请号为201880005630.4、申请日为2018年11月7日、专利技术名称为“三维存储器器件以及其制作方法”的中国专利技术专利申请的分案申请。相关申请的交叉引用本申请案要求享受于2017年11月21号提交的中国专利申请第201711166877.8号的优先权，其全部内容皆以引用的方式并入本文中。
技术介绍
闪存器件已经历了快速发展。闪存器件可以在不通电的情况下在相当长的时间内储存资料，并且具有高集成水平、快速存取、易于擦除以及重写等优点。为了进一步提高位密度并降低闪存器件的成本，已经开发出三维NAND闪存器件。三维(3D)NAND存储器器件包括被布置在衬底之上的字线(或栅极电极)的一个或多个堆叠，其中，到衬底中的多个半导体沟道穿过并交叉于字线。字线的堆叠包括沿着垂直于衬底的方向堆叠的不同级/层级的字线，其中，不同级/层级表示距离衬底的表面的不同高度。多堆叠(或多级)3DNAND存储器器件通常包括沿着垂直于衬底的方向布置的多个阶梯结构堆叠。每个阶梯结构包括沿着垂直于衬底的方向布置的多个字线。半导体沟道延伸穿过字线到衬底中。这种布置可以具有以下优点，例如，允许较多的存储器单元沿着垂直于衬底的方向形成，在阶梯形成期间减少光掩模的数量，以及在高深宽比蚀刻期间避免衬底过度蚀刻。然而，多堆叠3DNAND存储器器件的制作工艺仍需要改进。
技术实现思路
因此，本文公开了三维存储器器件架构和制作方法的实施例。所公开的结构和方法提供了许多益处，包括但不限于简化制作工艺、减小三维存储器器件的尺寸以及提高在其上形成三维存储器器件的芯片的空间利用率。在一些实施例中，一种用于形成存储器器件的方法包括以下步骤。首先，可以在第一晶圆之上形成多个第一半导体沟道，所述第一晶圆具有外围器件以及与所述多个第一半导体沟道相邻的多个第一过孔结构。所述多个第一半导体沟道可以沿着垂直于所述第一晶圆的表面的方向延伸。此外，可以在所述第二晶圆之上形成多个第二半导体沟道，所述第二晶圆具有与所述多个第二半导体沟道相邻的多个第二过孔结构。所述多个第二半导体沟道可以沿着垂直于所述第二晶圆的表面和外围过孔结构的方向延伸。此外，可以将所述第一晶圆和所述第二晶圆键合，以沿着垂直于所述第一晶圆的表面的方向将所述多个第一半导体沟道中的每一个第一半导体沟道与所述多个第二半导体沟道中的对应的一个第二半导体沟道邻接，以形成多个经邻接的半导体沟道。在一些实施例中，形成所述多个第一半导体沟道包括：在所述第一晶圆之上形成第一阶梯结构，在所述第一阶梯结构之上形成第一电介质填充结构，以及在第一阶梯结构中形成所述多个第一半导体沟道。在一些实施例中，形成所述多个第二半导体沟道包括在所述第二晶圆之上形成第二电介质堆叠，在所述第二电介质堆叠之上形成第二电介质填充结构，以及在所述第二电介质堆叠中形成所述多个第二半导体沟道。在一些实施例中，形成所述第一阶梯结构包括：形成沿着垂直于所述第一晶圆的表面的方向交替堆叠的多个牺牲材料层和多个绝缘材料层的第一电介质堆叠；以及沿着垂直于所述第一晶圆的表面的方向蚀刻所述多个牺牲材料层与所述多个绝缘材料层，以形成多个阶梯。每个阶梯都可以包括牺牲层和绝缘层。在一些实施例中，形成所述第二电介质堆叠包括形成沿着垂直于所述第二晶圆的表面的方向的多个其它牺牲材料层和多个其它绝缘材料层。在一些实施例中，在所述第一阶梯结构中形成所述多个第一半导体沟道包括：在所述第一阶梯结构中形成多个第一沟道孔以暴露所述第一晶圆；在所述第一晶圆之上的所述多个第一沟道孔中形成经掺杂的外延层；以及向所述多个第一沟道孔中的每一个第一沟道孔填充沟道形成层。在一些实施例中，在所述第二电介质堆叠中形成所述多个第二半导体沟道包括：在所述第二电介质堆叠中形成多个第二沟道孔以暴露所述第二晶圆，在所述第二晶圆之上的所述多个第二沟道孔中形成另一经掺杂的外延层；以及向所述多个第二沟道孔中的每一个沟道孔填充另一沟道形成层。在一些实施例中，形成所述经掺杂的外延层包括在所述多个第一沟道孔中沉积经掺杂的半导体材料层。所述经掺杂的半导体层的顶表面可以被置于自所述第一阶梯结构的底部起的第一牺牲层和第二牺牲层之间。在一些实施例中，形成所述另一经掺杂的外延层包括在所述多个第二沟道孔中沉积另一经掺杂的半导体材料。所述另一经掺杂的半导体层的顶表面可以被置于自所述第二电介质堆叠的底部起的第一牺牲材料层和第二牺牲材料层之间。在一些实施例，向所述多个第一沟道孔中的每一个第一沟道孔填充所述沟道形成层以及向所述多个第二沟道孔中的每一个第二沟道孔填充所述另一沟道形成层分别包括：在所述多个第一沟道孔和所述多个第二沟道孔中的每一个中形成存储器层；在所述多个第一沟道孔和所述多个第二沟道孔中的每一个中形成隧穿电介质层；以及蚀刻所述存储器层和所述隧穿电介质层的一部分，以暴露在所述多个第一沟道孔中的每一个第一沟道孔中的所述经掺杂的外延层以及以暴露在所述多个第二沟道孔中的每一个第二沟道孔中的所述另一经掺杂的外延层。向所述多个第一沟道孔中的每一个第一沟道孔填充所述沟道形成层以及向所述多个第二沟道孔中的每一个第二沟道孔填充所述另一沟道形成层分别还包括：在所述多个第一沟道孔和所述多个第二沟道孔中的每一个中的经蚀刻的隧穿电介质层和经蚀刻的存储器层之上形成半导体沟道层；以及在所述多个第一沟道孔和所述多个第二沟道孔中的每一个中的所述半导体沟道层之上形成电介质核心层以填充在所述多个第一沟道孔和所述多个第二沟道孔中。在一些实施例中，形成所述存储器层包括在所述多个第一沟道孔和所述多个第二沟道孔中的每一个的侧壁之上沉积经掺杂的多晶硅层，形成所述隧穿电介质层包括在所述存储器层之上顺序地形成氧化硅层、氮化硅层和另一氧化硅层，形成所述半导体沟道层包括在所述经蚀刻的隧穿电介质层和所述经蚀刻的存储器层之上形成多晶硅层，以及形成所述电介质核心层包括在所述半导体沟道层之上形成氧化硅层。在一些实施例中，所述方法还包括：平坦化所述沟道形成层和所述另一沟道形成层中的每一个的顶表面，以及在所述沟道形成层的经平坦化的顶表面和所述另一沟道形成层的经平坦化的顶表面之上形成电介质盖层。在一些实施例中，所述方法还包括：在位于所述沟道形成层的所述经平坦化的顶表面和所述另一沟道形成层的所述经平坦化的顶表面中的每一个之上的所述电介质盖层中形成凹陷区，以至少暴露所述半导体沟道层；在所述凹陷区中形成连接材料层；以及平坦化所述连接材料层的顶表面，以在所述沟道形成层之上形成第一连接层以及在所述另一沟道形成层之上形成第二连接层。在一些实施例中，所述方法还包括：沿着所述多个绝缘层和所述多个牺牲层延伸的方向在相邻的第一半导体沟道之间形成第一栅极线狭缝(GLS)沟槽，以及沿着所述多个其它绝缘材料层和所述多个其它牺牲材料层延伸的方向在相邻的第二半导体沟道之间形成第二GLS沟槽。在一些实施例中，形成所述第一GLS沟槽包括：沿着所述多个绝缘层和所述多个牺牲层延伸的方向蚀刻所述第一阶梯结构的一部分，以暴露所述第一晶圆；以及形成所述第二GLS沟槽包括：本文档来自技高网...

【技术保护点】
1.一种存储器器件，包括被键合的两个或更多个晶圆，所述被键合的两个或更多个晶圆包括：/n多个阶梯结构，其沿着垂直于衬底的表面的方向堆叠在所述衬底之上，其中，所述多个阶梯结构被置于所述衬底之上的电介质填充结构中，并且所述多个阶梯结构中的每一个阶梯结构包括通过多个绝缘层隔开且沿着平行于所述衬底的表面的方向延伸的多个栅极电极；/n半导体沟道，其从所述多个阶梯结构中的第一阶梯结构的顶表面延伸穿过所述多个阶梯结构到所述衬底中；/n第一部分的外围过孔结构，其延伸穿过所述电介质填充结构并被连接到所述多个阶梯结构中的每一个阶梯结构的所述多个栅极电极；以及/n第二部分的外围过孔结构，其延伸穿过所述电介质填充结构并被连接到在所述衬底之上且与所述多个阶梯结构相邻的外围器件。/n

【技术特征摘要】
20171121 CN 20171116687781.一种存储器器件，包括被键合的两个或更多个晶圆，所述被键合的两个或更多个晶圆包括：
多个阶梯结构，其沿着垂直于衬底的表面的方向堆叠在所述衬底之上，其中，所述多个阶梯结构被置于所述衬底之上的电介质填充结构中，并且所述多个阶梯结构中的每一个阶梯结构包括通过多个绝缘层隔开且沿着平行于所述衬底的表面的方向延伸的多个栅极电极；
半导体沟道，其从所述多个阶梯结构中的第一阶梯结构的顶表面延伸穿过所述多个阶梯结构到所述衬底中；
第一部分的外围过孔结构，其延伸穿过所述电介质填充结构并被连接到所述多个阶梯结构中的每一个阶梯结构的所述多个栅极电极；以及
第二部分的外围过孔结构，其延伸穿过所述电介质填充结构并被连接到在所述衬底之上且与所述多个阶梯结构相邻的外围器件。


2.根据权利要求1所述的存储器器件，其中，所述半导体沟道包括多个半导体子沟道，并且所述多个半导体子沟道中的每一个半导体子沟道被置于所述多个阶梯结构中的不同的一个阶梯结构中，且是通过相邻的阶梯结构之间的连接层彼此连接的。


3.根据权利要求2所述的存储器器件，其中，所述连接层包括经掺杂的多晶硅层。


4.根据权利要求3所述的存储器器件，还包括：在所述衬底中的与所述半导体沟道相邻的源极区、以及在所述半导体沟道的顶部部分处的漏极区，其中，所述漏极区和所述源极区都包括经掺杂的单晶硅层。


5.根据权利要求4所述的存储器器件，其中，所述连接层的掺杂剂极性是与所述源极区和所述漏极区的掺杂剂极性相同的。


6.根据权利要求1-5中的任一项权利要求所述...

【专利技术属性】
技术研发人员：陈子琪，李超，吴关平，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42