集成电路布局、集成电路及其制造方法技术

提供了集成电路布局。该集成电路布局包括：具有第一多个场效应晶体管(FET)的第一有源区域；以及通过第一组接触结构接触第一有源区域中的第一多个FET的源极和漏极的互连件。第一组接触结构的至少一个是非导电的。本发明专利技术的实施例还涉及集成电路及其制造方法。

【技术实现步骤摘要】
集成电路布局、集成电路及其制造方法
本专利技术的实施例涉及集成电路布局、集成电路及其制造方法。
技术介绍
集成电路(IC)用于多种电子器件中。IC的设计和制造花费了相当多的时间和费用。然而，IC存在反向工程(RE)技术。RE在某些情况下可能是有益的，诸如用于诸如商业智能、调试、设计和工艺验证等目的。然而，当RE导致“窃取”IC中的设计和知识产权时，RE还会导致克隆(仿冒品)和IP损失(收益损失)。此外，例如，当使用添加的硬件木马生产伪造的IC时，RE可能导致安全漏洞。如果在系统中使用了这种伪造器件，则可能存在潜在的后门访问。常规IC没有针对RE的保护，因此可能容易受到RE攻击。
技术实现思路
本专利技术的一些实施例提供了一种集成电路布局，包括：第一有源区域，具有第一多个场效应晶体管(FET)；以及互连件，通过第一组接触结构接触所述第一有源区域中的第一多个场效应晶体管的源极和漏极；其中，所述第一组接触结构的至少一个是非导电的。本专利技术的另一些实施例提供了一种制造集成电路的方法，包括：形成多个场效应晶体管；形成与所述多个场效应本文档来自技高网...

【技术保护点】
1.一种集成电路布局，包括：/n第一有源区域，具有第一多个场效应晶体管(FET)；以及/n互连件，通过第一组接触结构接触所述第一有源区域中的第一多个场效应晶体管的源极和漏极；/n其中，所述第一组接触结构的至少一个是非导电的。/n

【技术特征摘要】
20190628 US 62/868,401;20200508 US 16/869,9161.一种集成电路布局，包括：
第一有源区域，具有第一多个场效应晶体管(FET)；以及
互连件，通过第一组接触结构接触所述第一有源区域中的第一多个场效应晶体管的源极和漏极；
其中，所述第一组接触结构的至少一个是非导电的。


2.根据权利要求1所述的集成电路布局，还包括：
第二有源区域，具有第二多个场效应晶体管；
其中，所述互连件通过第二组接触结构接触所述第二有源区域中的第二多个场效应晶体管的源极和漏极，并且所述第二组接触结构中的至少一个是非导电的。


3.根据权利要求1所述的集成电路布局，其中，所述第一有源区域和所述第二有源区域设置在第一层中，所述互连件设置在第二层中，并且所述第二层位于所述第一层之上。


4.根据权利要求1所述的集成电路布局，其中，所述第一组接触结构和所述第二组接触结构在垂直方向上延伸。


5.根据权利要求1所述的集成电路布局，其中，所述互连件是金属环。


6.根据权利要求5所述的集成电路布局，其中，所述金属环是具有四个侧的矩形金属环，并且所述第一组接触结构与所述...

【专利技术属性】
技术研发人员：吕士濂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71