用于静电防护的半导体器件制造技术

本发明专利技术涉及电子器件技术领域，提供了一种用于静电防护的半导体器件，利用第一P型阱区和第一N型阱区之间、第一N型阱区和第二P型阱区之间的间隔不同，形成两个击穿电压不同的LDMOS，通过第一N型阱区的电极电连接在阳极，第一P型阱区和第二栅极结构的电极共同通过电阻电连接在阴极，且前述第二P型阱区和第一栅极结构的电极共同电连接在阴极，使该半导体器件具有静电电流从阳极到阴极的两条泄放路径，利用具有较低击穿电压的LDMOS被击穿后的电流钳位控制具有较高击穿电压的LDMOS的栅压，从而开启该半导体器件，以通过沟道快速泄放ESD电流，由此可提高半导体器件的ESD防护能力，避免了器件内部发生kirk效应而造成的失效，增强了器件性能的稳定性。

【技术实现步骤摘要】
用于静电防护的半导体器件
本专利技术涉及电子器件
，具体涉及一种用于静电防护的半导体器件。
技术介绍
静电放电(ElectroStaticDischarge，ESD)是日常生活中的常见现象，虽不易被人体感知，却会对集成电路产品造成严重威胁。对于高压互补型金属氧化物半导体晶体管(ComplementaryMetalOxideSemiconductor，CMOS)或高压BCD工艺(能够在同一芯片上制作双极管(bipolar)，CMOS和双扩散晶体管(DMOS)器件)，其广泛的用于制造电源管理、高压驱动以及汽车电子等领域的集成电路产品中。而这类集成电路产品往往工作在大电流、大电压、强电磁干扰环境下，ESD防护器件会出现低鲁棒性、误触发等问题。故这些高压集成电路产品中接口处的的高压ESD保护，是整个电路系统ESD防护设计中的技术难点。当前大部分高压ESD保护器件难以满足高压IC对ESD保护方案的诸多要求：如既要有高于工作电压的维持电压，又要有尽量低于栅氧击穿电压的触发电压，同时还要能通过IEC6001-4-2的ESD保护标准。简而言之，现本文档来自技高网...

【技术保护点】
1.一种用于静电防护的半导体器件，包括：/n在衬底上间隔设置的第一P型阱区、第一N型阱区和第二P型阱区，且所述第一P型阱区和第一N型阱区之间、所述第一N型阱区和第二P型阱区之间的间隔不同；/n设置在所述衬底上的第一栅极结构，位于所述第一P型阱区和第一N型阱区之间；/n设置在所述衬底上的第二栅极结构，位于所述第二N型区与所述第三N型区之间，/n其中，所述第一N型阱区的电极电连接在阳极，所述第一P型阱区和所述第二栅极结构的电极共同通过电阻电连接在阴极，使所述半导体器件具有静电电流从所述阳极到阴极的第一泄放路径，/n且所述第二P型阱区和所述第一栅极结构的电极共同电连接在阴极，使所述半导体器件具有静电...

【技术特征摘要】
1.一种用于静电防护的半导体器件，包括：
在衬底上间隔设置的第一P型阱区、第一N型阱区和第二P型阱区，且所述第一P型阱区和第一N型阱区之间、所述第一N型阱区和第二P型阱区之间的间隔不同；
设置在所述衬底上的第一栅极结构，位于所述第一P型阱区和第一N型阱区之间；
设置在所述衬底上的第二栅极结构，位于所述第二N型区与所述第三N型区之间，
其中，所述第一N型阱区的电极电连接在阳极，所述第一P型阱区和所述第二栅极结构的电极共同通过电阻电连接在阴极，使所述半导体器件具有静电电流从所述阳极到阴极的第一泄放路径，
且所述第二P型阱区和所述第一栅极结构的电极共同电连接在阴极，使所述半导体器件具有静电电流从所述阳极到阴极的第二泄放路径。


2.根据权利要求1所述的半导体器件，其中，所述第一P型阱区上设置有第一P型区和第一N型区，所述第一P型阱区的电极由所述第一P型区和第一N型区的电极端子引出并电连接在一起。


3.根据权利要求1所述的半导体器件，其中，所述第二P型阱区上设置有第二N型区和第二P型区，所述第二P型阱区的电极由所述第三N型区和第二P型区的电极端子引出并电连接在一起。


4.根据权利要求1所述的半导体器件，其中，所述第一N型阱区上设置有第三N型区，所述第一N型阱区的电极由所述第三N型区的电极端子引出并电连接在阳极。


5.根据权利要求4所述的半导体器件，其中，所述半导体器件还包括：
在所述衬底上间隔设置的多个场氧区，所述多个场氧区包括：
分布在所述第一P型区和第一N型区之间的第一场氧区；
分布在所述第一N型区和第...

【专利技术属性】
技术研发人员：胡涛，王炜槐，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33