【技术实现步骤摘要】
无回滞效应硅控整流器型ESD保护结构及其实现方法
本专利技术涉及半导体集成电路
，特别是涉及一种新型无回滞效应硅控整流器型ESD保护结构及其实现方法。
技术介绍
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。如图1所示，图1为某工作电压为32V的高压器件LDMOS的回滞效应曲线图，从图1可以得出：1)触发电压(Vt1)过高；2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应；3)二次击穿电流(热击穿电流,It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性而发生局部电流拥堵(LocalizedCurrentCrowding)所致。因而工业界在解决高压电路防静电保护设计这个技术难题的时候，往往采用以下两种思路来实现：1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计，但往往因...
【技术保护点】
1.一种无回滞效应硅控整流器型ESD保护结构，其特征在于，该ESD保护结构包括：/n半导体衬底(80)；/n生成于所述半导体衬底中的N阱(60)和P阱(70)；/n高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成寄生PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成寄生NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28...
【技术特征摘要】
1.一种无回滞效应硅控整流器型ESD保护结构，其特征在于，该ESD保护结构包括：
半导体衬底(80)；
生成于所述半导体衬底中的N阱(60)和P阱(70)；
高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成寄生PNP三极管结构，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成寄生NPN三极管结构，高浓度P型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，所述高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分；
在所述高浓度P型掺杂(20)、高浓度N型掺杂(28)、高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)下方分别设置N型轻掺杂(30)、N型轻掺杂(38)、P型轻掺杂(32)、N型轻掺杂(34)、P型轻掺杂(36)。
2.如权利要求1所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述高浓度P型掺杂(20)左侧放置浅沟道隔离层(10)。
3.如权利要求2所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述高浓度P型掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)间用浅沟道隔离层(10)隔离。
4.如权利要求3所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：利用金属连接所述高浓度P型掺杂(20)、高浓度N型掺杂(28)构成该ESD保护结构的阳极A，利用金属连接所述高浓度N型掺杂(24)、高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
5.如权利要求4所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述高浓度N型掺杂(28)与高浓度P型掺杂(22)间距为D1，其范围为0～2um，所述高浓度N型掺杂(28)宽度为D2，其范围为0.2um～5um，高浓度P型掺杂(22)宽度为D3，其范围为0.2um～10um，所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S，其范围为0.2um～10um。
6.如权利要求5所述的一种无回滞效应硅控整流器型ESD保护结构，其特征在于：所述ESD保护结构通过调节高浓度N型掺杂(28)的宽度D2，以及所述高浓度...
【专利技术属性】
技术研发人员：朱天志，黄冠群，陈昊瑜，邵华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。