【技术实现步骤摘要】
包括高速异质集成控制器和高速缓存的半导体设备
技术介绍
便携式消费电子器件需求的强劲增长推动了对高容量存储设备的需求。非易失性半导体存储器设备，诸如闪存存储卡，已广泛用于满足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计以及它们的高可靠性和大容量，使得此类存储器设备理想地用于多种电子设备中，包括例如数字相机、数字音乐播放器、视频游戏控制器、PDA、蜂窝电话和固态驱动器。近来，已使用具有形成为层的存储器单元串的3D堆叠存储器结构来提出超高密度存储器设备。一种此类存储设备有时被称为位成本可扩展(BiCS)体系结构。除了分层存储器单元之外，3D存储器设备还包括用于控制对存储器单元进行读取/写入的逻辑电路。常常使用互补金属氧化物半导体(CMOS)技术制造的逻辑电路通常可在半导体晶圆内的堆叠存储器层下方形成。当前，在数据中心中对于将闪存存储器设备用作固态驱动器(SSD)存在显著的推动作用。随着3D存储器结构中的存储器层数的増加，以满足日益增长的数据中心存储器需求，将逻辑电路定位在3D存储器单元结构下方变得更困难。另外，...
【技术保护点】
1.一种被配置为与主机设备一起操作的半导体设备，包括：/n第一半导体管芯，所述第一半导体管芯包括：/nASIC逻辑电路，所述ASIC逻辑电路被配置为与所述主机设备进行交接，/n存储器阵列逻辑电路，所述存储器阵列逻辑电路被配置为与存储器阵列进行交接，和/n高速缓存结构，所述高速缓存结构被配置为在所述第一半导体管芯内提供存储；和/n一组一个或多个第二半导体管芯，所述一组一个或多个第二半导体管芯耦接至所述第一半导体管芯并且包括被配置为与所述第一半导体管芯的所述存储器阵列逻辑电路进行交接的所述存储器阵列。/n
【技术特征摘要】
1.一种被配置为与主机设备一起操作的半导体设备，包括：
第一半导体管芯，所述第一半导体管芯包括：
ASIC逻辑电路，所述ASIC逻辑电路被配置为与所述主机设备进行交接，
存储器阵列逻辑电路，所述存储器阵列逻辑电路被配置为与存储器阵列进行交接，和
高速缓存结构，所述高速缓存结构被配置为在所述第一半导体管芯内提供存储；和
一组一个或多个第二半导体管芯，所述一组一个或多个第二半导体管芯耦接至所述第一半导体管芯并且包括被配置为与所述第一半导体管芯的所述存储器阵列逻辑电路进行交接的所述存储器阵列。
2.根据权利要求1所述的半导体设备，其中所述ASIC逻辑电路、所述高速缓存结构和所述存储器阵列逻辑电路设置在所述第一半导体管芯的连续介电层中。
3.根据权利要求1所述的半导体设备，其中所述高速缓存结构为所述ASIC逻辑电路提供临时输入/输出存储。
4.根据权利要求1所述的半导体设备，其中所述高速缓存结构为所述存储器阵列逻辑电路提供临时输入/输出存储。
5.根据权利要求1所述的半导体设备，其中所述一组一个或多个第二管芯包括存储器模块，所述存储器模块具有通过硅通孔彼此电耦接的多个半导体管芯。
6.根据权利要求5所述的半导体设备，其中所述硅通孔是连续形成的。
7.根据权利要求6所述的半导体设备，其中所述存储器模块的所述多个半导体管芯中的每个半导体管芯包括面向所述存储器模块的第一表面的接合焊盘，所述存储器模块包括面朝上的存储器模块，所述面朝上的存储器模块在所述存储器模块的与所述第一表面相背对的第二表面上具有接触焊盘。
8.根据权利要求6所述的半导体设备，其中所述存储器模块的所述多个半导体管芯中的每个半导体管芯包括面向所述存储器模块的第一表面的接合焊盘，所述存储器模块包括面朝下的存储器模块，所述面朝下的存储器模块在所述存储器模块的所述第一表面上具有接触焊盘。
9.根据权利要求1所述的半导体设备，其中所述第一半导体管芯包括位于第一表面上的一组接合焊盘和位于第二表面上的一组导电凸块，所述一组接合焊盘被配置为与所述主机设备的触点配合，所述一组导电凸块被配置为与所述一组一个或多个存储器阵列管芯中的存储器阵列管芯的触点配合。
10.根据权利要求1所述的半导体设备，其中所述一组一个或多个第二半导体管芯包括三维堆叠存储器结构，所述三维堆叠存储器结构具有形成为层的存储器单元串。
11.一种被配置为与主机设备一起操作的半导体设备，包括：
第一半导体管芯，所述第一半导体管芯包括：
ASIC逻辑电路，所述ASIC逻辑电路被配置为与所述主机设备进行交接，
存储器阵列逻辑电路，所述存储器阵列逻辑电路被配置为与存储器阵列进行交接，和
高...
【专利技术属性】
技术研发人员：张亚舟，邱进添，周增钰，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。