包括单元栅极图案的三维闪速存储器装置及其制造方法制造方法及图纸

公开了包括单元栅极图案的三维闪速存储器装置及其制造方法。三维闪速存储器装置被描述为可包括衬底、交替地堆叠在衬底上的多个单元栅极图案和多个模制绝缘层、以及与多个单元栅极图案的侧表面和多个模制绝缘层的侧表面接触的垂直沟道结构。多个单元栅极图案中的每一个可包括单元栅电极和相邻设置在单元栅电极的一个侧表面上的阻挡势垒图案。阻挡势垒图案的内侧表面可包括上内侧表面、中间内侧表面和下内侧表面。阻挡势垒图案的中间内侧表面可面对单元栅电极的一个侧表面。阻挡势垒图案可具有在阻挡势垒图案的上内侧表面与阻挡势垒图案的中间内侧表面之间的连接点处朝向单元栅电极突出的部分。

【技术实现步骤摘要】
包括单元栅极图案的三维闪速存储器装置及其制造方法相关申请的交叉引用本申请要求于2019年6月18日提交的韩国专利申请No.10-2019-0072284的优先权，其公开内容通过引用全部并入本文。
本公开涉及一种包括具有阻挡势垒图案的单元栅极图案的三维闪速存储器装置及其制造方法。
技术介绍
三维闪速存储器装置是通过单元栅电极和施加到沟道层的电场来操作的半导体装置。如果单元栅电极(或单元栅极势垒图案)与沟道层或电荷陷阱层之间存在尖锐部分，则电流会泄露并且电场会集中在尖锐部分上，尖锐部分处的势垒图案、电荷陷阱层和/或隧道绝缘层可能会被物理地损坏。
技术实现思路
本公开的实施例提供了包括具有弧形的拐角部分或锥形拐角部分的单元栅电极、单元栅极势垒图案和/或阻挡势垒图案的结构以及制造该结构的方法，使得电场不被集中在单元栅电极与沟道图案之间。例如，提出了一种方法，其中，牺牲绝缘层中的用于形成单元栅电极和单元栅极势垒图案的氮浓度是阶梯的或者是逐渐调整的以使经氧化的阻挡势垒图案的形状不同。本公开的实施例提供了制造三维闪速存储器装置的方法。根据示例实施例，一种三维闪速存储器装置可包括：衬底；多个单元栅极图案和多个模制绝缘层，其交替地堆叠在衬底上；以及垂直沟道结构，其与多个单元栅极图案的侧表面和多个模制绝缘层的侧表面接触。多个单元栅极图案中的每一个可包括单元栅电极和相邻设置在单元栅电极的一个侧表面上的阻挡势垒图案。阻挡势垒图案的内侧表面可包括上内侧表面、中间内侧表面和下内侧表面。阻挡势垒图案的中间内侧表面可面对单元栅电极的所述一个侧表面。阻挡势垒图案可具有在阻挡势垒图案的上内侧表面与阻挡势垒图案的中间内侧表面之间的连接点处朝向单元栅电极突出的部分。根据示例实施例，一种三维闪速存储器装置可包括：衬底；单元栅极图案和模制绝缘层，其堆叠在衬底上；以及垂直沟道结构，其与单元栅极图案的侧表面和模制绝缘层的侧表面邻接。模制绝缘层可包括绝缘材料。单元栅极图案可包括单元栅电极、导电内单元栅极势垒图案、绝缘外单元栅极势垒图案和阻挡势垒图案。导电内单元栅极势垒图案可围绕单元栅电极的上表面、单元栅电极的下表面和单元栅电极的侧表面。绝缘外单元栅极势垒图案的第一表面可共形地覆盖导电内单元栅极势垒图案。阻挡势垒图案的内侧表面可位于绝缘外单元栅极势垒图案的与绝缘外单元栅极势垒图案的第一表面相对的第二表面上。阻挡势垒图案的内侧表面可具有包括凹陷部分的凹凸形状。阻挡势垒图案的外侧表面可具有凸出的外侧表面。根据示例实施例，一种三维闪速存储器装置可包括：衬底；多个单元栅极图案和多个模制绝缘层，其交替地堆叠在衬底上；以及垂直沟道结构，其与多个单元栅极图案的侧表面和多个模制绝缘层的侧表面接触。多个模制绝缘层可包括绝缘材料。多个单元栅极图案中的每一个可包括单元栅电极和围绕单元栅电极的一个侧表面的阻挡势垒图案。阻挡势垒图案的内侧表面可包括上内侧表面、中间内侧表面和下内侧表面。阻挡势垒图案的内侧表面的上内侧表面和下内侧表面可各自具有凹凸形状。附图说明图1是示出根据实施例的三维闪速存储器装置的纵向截面图。图2A至图2N是示出根据各种实施例的用于示出单元栅极图案和垂直沟道结构的图1中的“A”区域的放大图。图3A和图3B至图8是示出根据各种实施例的形成三维闪速存储器装置的方法的纵向图和放大图。具体实施方式图1是示出根据本公开的实施例的三维闪速存储器装置的纵向截面图。参照图1，三维闪速存储器装置可包括衬底10以及堆叠在衬底10上的表面绝缘层20、下选择栅极图案30、下层间绝缘层25、单元堆叠件CS、覆盖绝缘层65、垂直沟道结构70、上层间绝缘层85、过孔插塞90和位线95。三维闪速存储器装置还可包括位于衬底10与垂直沟道结构70之间的升高式源区15。衬底10可包括单晶硅晶圆、键合硅晶圆、外延生长硅层、绝缘体上硅(SOI)晶圆、沉积多晶硅层、诸如硅锗(SiGe)层或硅碳(SiC)层的化合物半导体、和其它半导电材料中的至少一种。表面绝缘层20可包括共形地形成在衬底10的表面上的绝缘体。例如，表面绝缘层20可包括氧化硅层、氮化硅层、氮氧化硅层和它们的组合中的至少一种。在实施例中，表面绝缘层20可包括氧化的硅层。例如，可通过使衬底10的表面部分地氧化来形成表面绝缘层20。下选择栅极图案30可设置在表面绝缘层20与下层间绝缘层25之间。下选择栅极图案30可包括下选择栅电极31和下选择栅极势垒图案32。下选择栅极势垒图案32可共形地覆盖或围绕下选择栅电极31的上表面、下表面和侧表面。下选择栅电极31可具有实质平坦的顶表面、实质平坦的底表面和实质平坦的侧表面。下选择栅极势垒图案32也可具有实质平坦的顶表面、实质平坦的底表面和实质平坦的外侧表面。下选择栅电极31可包括导体，并且下选择栅极势垒图案32可包括导电势垒材料和/或绝缘势垒材料。下层间绝缘层25可形成在下选择栅极图案30与单元堆叠件CS之间。下层间绝缘层25可包括氧化硅。单元堆叠件CS可包括交替堆叠的单元栅极图案40(也被称作栅极图案)和模制绝缘层60(也被称作模制层)。每个单元栅极图案40可包括单元栅电极41(也被称作栅电极41)、单元栅极势垒图案42(也被称作栅极势垒图案)和阻挡势垒图案50。单元栅极势垒图案42可共形地覆盖或围绕单元栅电极41的顶表面、底表面和侧表面。单元栅电极41可具有实质平坦的顶表面、实质平坦的底表面和实质平坦的侧表面。在实施例中，单元栅电极41可具有弧形的侧表面。单元栅极势垒图案42也可具有实质平坦的顶表面、实质平坦的底表面和实质平坦的外侧表面。在实施例中，单元栅极势垒图案42可具有弧形的侧表面。单元栅电极41可包括诸如钨的金属，并且单元栅极势垒图案42可包括诸如氮化钛(TiN)的导电势垒图案和/或诸如氧化铝(Al2O3)的绝缘势垒图案。阻挡势垒图案50可形成在单元栅极势垒图案42的两个侧表面上。阻挡势垒图案50可设置在单元栅极图案40的单元栅极势垒图案42与垂直沟道结构70之间。阻挡势垒图案50可包括诸如氧化硅的绝缘体。模制绝缘层60可介于单元栅极图案40之间，并且可包括氧化硅。覆盖绝缘层65可形成在单元堆叠件CS上。覆盖绝缘层65可包括氧化硅。相比于模制绝缘层60，覆盖绝缘层65和下层间绝缘层25可被形成为相对较厚。垂直沟道结构70可与覆盖绝缘层65的侧表面、单元堆叠件CS的侧表面和下层间绝缘层25的侧表面邻接(例如，与覆盖绝缘层65的侧表面、单元堆叠件CS的侧表面和下层间绝缘层25的侧表面接触)，并且可电连接到衬底10。例如，垂直沟道结构70可竖直地穿透堆叠的覆盖绝缘层65、单元堆叠件CS和下层间绝缘层25，以连接到从衬底10升高的升高式源区15。升高式源区15可包括外延生长层。垂直沟道结构70可包括中央间隙填充图案71、围绕中央间隙填充图案71的沟道图案73和位于中央间隙填充图案71上的过孔焊盘77。过孔焊盘77的外侧表面可与沟道图本文档来自技高网...

【技术保护点】
1.一种三维闪速存储器装置，包括：/n衬底；/n多个单元栅极图案和多个模制绝缘层，所述多个单元栅极图案和所述多个模制绝缘层交替地堆叠在所述衬底上；以及/n垂直沟道结构，其与所述多个单元栅极图案的侧表面和所述多个模制绝缘层的侧表面接触，其中：/n所述多个单元栅极图案中的每一个包括单元栅电极和相邻设置在所述单元栅电极的一个侧表面上的阻挡势垒图案，/n所述阻挡势垒图案的内侧表面包括上内侧表面、中间内侧表面和下内侧表面，/n所述阻挡势垒图案的所述中间内侧表面面对所述单元栅电极的所述一个侧表面，并且/n所述阻挡势垒图案具有在所述阻挡势垒图案的所述上内侧表面与所述阻挡势垒图案的所述中间内侧表面之间的连接点处朝向所述单元栅电极突出的部分。/n

【技术特征摘要】
20190618 KR 10-2019-00722841.一种三维闪速存储器装置，包括：
衬底；
多个单元栅极图案和多个模制绝缘层，所述多个单元栅极图案和所述多个模制绝缘层交替地堆叠在所述衬底上；以及
垂直沟道结构，其与所述多个单元栅极图案的侧表面和所述多个模制绝缘层的侧表面接触，其中：
所述多个单元栅极图案中的每一个包括单元栅电极和相邻设置在所述单元栅电极的一个侧表面上的阻挡势垒图案，
所述阻挡势垒图案的内侧表面包括上内侧表面、中间内侧表面和下内侧表面，
所述阻挡势垒图案的所述中间内侧表面面对所述单元栅电极的所述一个侧表面，并且
所述阻挡势垒图案具有在所述阻挡势垒图案的所述上内侧表面与所述阻挡势垒图案的所述中间内侧表面之间的连接点处朝向所述单元栅电极突出的部分。


2.根据权利要求1所述的三维闪速存储器装置，其中，
所述多个单元栅极图案中的每一个包括绝缘外单元栅极势垒图案，所述绝缘外单元栅极势垒图案位于所述单元栅电极与所述阻挡势垒图案之间，
所述绝缘外单元栅极势垒图案的第一表面覆盖所述单元栅电极的所述一个侧表面的上段、所述单元栅电极的所述一个侧表面的下段和所述单元栅电极的所述一个侧表面的中段，
所述绝缘外单元栅极势垒图案的所述第一表面具有分别与所述阻挡势垒图案的上内侧表面、所述阻挡势垒图案的中间内侧表面和所述阻挡势垒图案的下内侧表面对应的上内侧表面、中间内侧表面和下内侧表面，并且
所述绝缘外单元栅极势垒图案具有在所述绝缘外单元栅极势垒图案的所述上内侧表面与所述中间内侧表面之间的连接点处朝向所述单元栅电极突出的部分。


3.根据权利要求1所述的三维闪速存储器装置，其中，
所述多个单元栅极图案中的每一个包括导电内单元栅极势垒图案，所述导电内单元栅极势垒图案位于所述单元栅电极与所述阻挡势垒图案之间，
所述导电内单元栅极势垒图案覆盖所述单元栅电极的所述一个侧表面的上段、所述单元栅电极的所述一个侧表面的下段和所述单元栅电极的所述一个侧表面的中段，
所述导电内单元栅极势垒图案的外侧壁面对所述阻挡势垒图案的述内侧表面，
所述导电内单元栅极势垒图案具有分别与所述阻挡势垒图案的所述上内侧表面、所述阻挡势垒图案的所述中间内侧表面和所述阻挡势垒图案的所述下内侧表面对应的上外侧表面、中间外侧表面和下外侧表面，并且
所述导电内单元栅极势垒图案具有在所述导电内单元栅极势垒图案的所述上外侧表面与所述导电内单元栅极势垒图案的所述中间外侧表面之间的连接点处朝向所述单元栅电极突出的部分。


4.根据权利要求1所述的三维闪速存储器装置，其中，
所述阻挡势垒图案的所述上内侧表面具有第一斜坡，
所述阻挡势垒图案的所述下内侧表面具有第二斜坡，并且
所述第一斜坡和所述第二斜坡具有对称形状。


5.根据权利要求4所述的三维闪速存储器装置，
其中，所述阻挡势垒图案的所述上内侧表面和所述阻挡势垒图案的所述下内侧表面分别具有凹凸形状。


6.根据权利要求1所述的三维闪速存储器装置，
其中，沿着所述阻挡势垒图案的所述内侧表面，所述阻挡势垒图案在所述阻挡势垒图案的所述上内侧表面与所述阻挡势垒图案的所述中间内侧表面之间的所述连接点处具有阶梯差。


7.根据权利要求1所述的三维闪速存储器装置，
其中，所述阻挡势垒图案的所述中间内侧表面是竖直平坦的。


8.根据权利要求1所述的三维闪速存储器装置，
其中，所述阻挡...

【专利技术属性】
技术研发人员：梁忠欢，朴照英，裴泰润，崔炳镕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR