垂直存储器件及其制造方法技术

示例实施例公开了一种垂直存储器件及其制造方法。所述器件可以包括多个栅电极和多个绝缘图案以及穿透第一栅电极和第一绝缘图案的沟道。所述器件可以具有包括从沟道的外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案的电荷存储结构。所述器件可以具有被所述隧道绝缘图案和所述电荷俘获图案围绕的掩埋图案结构。所述电荷俘获图案可以包括在水平方向上具有第一厚度的第一垂直部分和在所述水平方向上具有第二厚度的第二垂直部分，并且所述第一厚度可以小于或等于所述第二厚度。

【技术实现步骤摘要】
垂直存储器件及其制造方法相关申请的交叉引用本申请要求于2019年5月17日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2019-0058112的优先权，通过引用将该申请的全部内容合并于此。
本专利技术构思涉及垂直存储器件。更具体地，本专利技术构思涉及具有垂直沟道的非易失性存储器件。
技术介绍
随着垂直存储器件中垂直堆叠的层数增加，为了缩小垂直存储器件，减小每层的厚度是至关重要的。然而，随着每层的厚度减小，在彼此垂直相邻的单元之间可能发生耦合，因此垂直存储器件的电特性可能劣化。
技术实现思路
示例实施例提供了一种具有改善的电特性的垂直存储器件。示例实施例提供了一种制造具有改善的电特性的垂直存储器件的方法。根据示例实施例，提供了一种垂直存储器件。所述垂直存储器件可以包括彼此间隔开并且在基本上垂直于衬底的上表面的垂直方向上顺序堆叠的多个栅电极。所述多个栅电极可以包括第一栅电极和第二栅电极。所述垂直存储器件可以包括多个绝缘图案，所述多个绝缘图案包括位于所述第一栅电极与所述第二栅电极之间的高度处的第一绝缘图案以及在所述衬底上沿所述垂直方向延伸的沟道。所述沟道可以至少穿透所述第一栅电极和所述第一绝缘图案。所述垂直存储器件可以包括在所述垂直方向上延伸并覆盖所述沟道的外侧壁的电荷存储结构。所述电荷存储结构可以包括沿基本上平行于所述衬底的所述上表面的水平方向从所述沟道的所述外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案。所述垂直存储器件可以具有包括第一掩埋图案结构的多个掩埋图案结构，其中每个掩埋图案结构在所述沟道与相应的绝缘图案之间被所述隧道绝缘图案和所述电荷俘获图案围绕。每个掩埋图案结构可以包括与所述隧道绝缘图案接触的内侧壁和与所述电荷俘获图案接触的外侧壁。所述电荷俘获图案的第一部分的最大厚度小于或等于所述电荷俘获图案的第二部分的最大厚度，所述第一部分具有相对于所述衬底的所述上表面的垂直的侧壁并且在所述水平方向上位于所述沟道与所述第一栅电极之间，所述第二部分具有相对于所述衬底的所述上表面的垂直的侧壁并且在所述水平方向上位于所述沟道与所述第一绝缘图案之间。根据示例实施例，提供了一种垂直存储器件。所述垂直存储器件可以包括位于衬底上的支撑图案和沟道连接图案以及位于所述支撑图案和所述沟道连接图案上的多个栅电极。所述栅电极可以在基本上垂直于所述衬底的上表面的垂直方向上彼此间隔开。所述垂直存储器件可以包括多个绝缘图案，所述多个绝缘图案包括在所述衬底上的位于相应的栅电极与多个沟道之间的高度处的第一绝缘图案，每个所述沟道沿所述垂直方向延伸并且穿透所述栅电极和所述绝缘图案。所述垂直存储器件可以包括沿所述垂直方向延伸并覆盖所述沟道的外侧壁的电荷存储结构。所述电荷存储结构可以包括沿着与所述衬底的所述上表面基本上平行的水平方向从所述沟道的所述外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案。所述垂直存储器件可以包括多个掩埋图案结构，其中每个掩埋图案结构在所述沟道与相应的绝缘图案之间被所述隧道绝缘图案和所述电荷俘获图案围绕。每个掩埋图案结构可以包括内侧壁和外侧壁以及下表面和上表面。所述内侧壁可以与所述隧道绝缘图案接触，所述外侧壁、所述下表面和所述上表面可以与所述电荷俘获图案接触。所述多个沟道可以通过所述沟道连接图案彼此电连接，并且所述电荷俘获图案可以具有恒定的厚度。根据示例实施例，提供了一种制造垂直存储器件的方法。所述方法可以包括在衬底的顶部上交替且重复地形成多个绝缘层和多个牺牲层，以及形成穿透所述多个绝缘层和所述多个牺牲层以暴露所述衬底的上表面的沟道孔。所述方法还可以包括部分地去除所述绝缘图案各自的通过所述沟道孔暴露的部分，以形成从所述沟道孔连续延伸的第一凹部，并在所述沟道孔的侧壁和所述第一凹部的内壁上形成阻挡层、电荷俘获层以及第一掩埋层和第二掩埋层。所述方法还可以包括：对所述第二掩埋层的表面执行第一氧化工艺，然后通过第一蚀刻工艺去除所述第二掩埋层的被氧化的部分，并对所述第二掩埋层的剩余部分进行第二氧化工艺，然后通过第二蚀刻工艺去除所述第二掩埋层的被所述第二氧化工艺氧化的部分和所述第一掩埋层的一部分，以形成掩埋图案。所述方法还可以包括形成顺序地堆叠在所述掩埋图案和所述电荷俘获层上的隧道绝缘层和沟道层。根据示例实施例的垂直存储器件可以包括电荷存储结构，所述电荷存储结构具有从沟道的外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案，所述沟道穿透在基本上垂直于所述衬底的上表面的垂直方向上交替且重复堆叠的栅电极和绝缘图案。另外，所述垂直存储器件还可以包括形成在所述隧道绝缘图案与所述电荷俘获图案之间的掩埋图案结构，并且所述电荷存储结构的与所述绝缘图案接触的部分可以具有从所述沟道突出的形状。因此，可以减小相邻的栅电极之间的耦合的发生率，因此可以改善垂直存储器件的电特性。附图说明图1、图2A和图2B是示出根据示例实施例的垂直存储器件的俯视图和截面图。图3至图22是示出根据示例实施例的制造垂直存储器件的方法的各阶段的截面图。图23是示出根据示例实施例的垂直存储器件的截面图。图24至图26是示出根据示例实施例的制造垂直存储器件的方法的各阶段的截面图。图27是示出根据示例实施例的垂直存储器件的截面图。图28至图33是示出根据示例实施例的制造垂直存储器件的方法的各阶段的截面图。图34至图37是示出根据示例实施例的垂直存储器件的俯视图和截面图。图38至图48是示出根据示例实施例的制造垂直存储器件的方法的各阶段的截面图。具体实施方式下文将参照附图更全面地描述根据示例实施例的垂直存储器件及其制造方法。图1、图2A和图2B是示出根据示例实施例的垂直存储器件的平面图和截面图。图1是平面图，图2A是沿图1的线A-A'截取的截面图，图2B是图2A的区域X的放大截面图。在下文中，将基本上垂直于衬底的上表面的垂直方向定义为第一方向，并将基本上平行于衬底的上表面的水平方向中的彼此相交的两个方向分别定义为第二方向和第三方向。被描述为平行或垂直的方向应理解为包含例如由于制造工艺、测量工具和/或并非始终100％保持水平的表面而可能发生的可接受的变化。与“平行”或“垂直”一起使用的术语“基本上”可以包括完全平行或完全垂直的取向或具有这些可接受的变化的取向。除非明确传递出具有替代含义，否则术语“基本上”应具有通过上下文理解的含义。在示例实施例中，第二方向和第三方向可以彼此正交。参照图1、图2A和图2B，垂直存储器件可以包括：位于衬底100上的绝缘图案115，栅电极343、345和347，沟道245，电荷存储结构和掩埋图案结构210。而且，垂直存储器件还可以包括半导体图案150、第三掩埋图案250、焊盘270、第二阻挡图案310、第二间隔物350、公共源极线(CSL)360、第一至第四绝缘中间层130、280、370和390、接触插塞380和位线400。衬底100可以包含硅、锗、硅锗或诸如GaP、GaAs、GaSb本文档来自技高网...

【技术保护点】
1.一种垂直存储器件，包括：/n多个栅电极，所述多个栅电极彼此间隔开并且沿基本上垂直于衬底的上表面的垂直方向顺序地堆叠，所述多个栅电极包括第一栅电极和第二栅电极；/n多个绝缘图案，所述多个绝缘图案分别位于所述栅电极之间，所述多个绝缘图案包括位于所述第一栅电极与所述第二栅电极之间的高度处的第一绝缘图案；/n沟道，所述沟道在所述衬底上沿所述垂直方向延伸，所述沟道至少穿透所述第一栅电极、所述第二栅电极和所述第一绝缘图案；/n电荷存储结构，所述电荷存储结构沿所述垂直方向延伸并覆盖所述沟道的外侧壁，所述电荷存储结构包括沿基本上平行于所述衬底的所述上表面的水平方向从所述沟道的所述外侧壁顺序地堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案；以及/n多个掩埋图案结构，所述多个掩埋图案结构包括第一掩埋图案结构，每个掩埋图案结构在所述沟道与相应的绝缘图案之间被所述隧道绝缘图案和所述电荷俘获图案围绕，每个掩埋图案结构包括与所述隧道绝缘图案接触的内侧壁和与所述电荷俘获图案接触的外侧壁，/n其中，所述电荷俘获图案的第一部分的最大厚度小于或等于所述电荷俘获图案的第二部分的最大厚度，所述第一部分具有相对于所述衬底的所述上表面垂直的侧壁并且在所述水平方向上位于所述沟道与所述第一栅电极之间，所述第二部分具有相对于所述衬底的所述上表面垂直的侧壁并且在所述水平方向上位于所述沟道与所述第一绝缘图案之间。/n...

【技术特征摘要】
20190517 KR 10-2019-00581121.一种垂直存储器件，包括：
多个栅电极，所述多个栅电极彼此间隔开并且沿基本上垂直于衬底的上表面的垂直方向顺序地堆叠，所述多个栅电极包括第一栅电极和第二栅电极；
多个绝缘图案，所述多个绝缘图案分别位于所述栅电极之间，所述多个绝缘图案包括位于所述第一栅电极与所述第二栅电极之间的高度处的第一绝缘图案；
沟道，所述沟道在所述衬底上沿所述垂直方向延伸，所述沟道至少穿透所述第一栅电极、所述第二栅电极和所述第一绝缘图案；
电荷存储结构，所述电荷存储结构沿所述垂直方向延伸并覆盖所述沟道的外侧壁，所述电荷存储结构包括沿基本上平行于所述衬底的所述上表面的水平方向从所述沟道的所述外侧壁顺序地堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案；以及
多个掩埋图案结构，所述多个掩埋图案结构包括第一掩埋图案结构，每个掩埋图案结构在所述沟道与相应的绝缘图案之间被所述隧道绝缘图案和所述电荷俘获图案围绕，每个掩埋图案结构包括与所述隧道绝缘图案接触的内侧壁和与所述电荷俘获图案接触的外侧壁，
其中，所述电荷俘获图案的第一部分的最大厚度小于或等于所述电荷俘获图案的第二部分的最大厚度，所述第一部分具有相对于所述衬底的所述上表面垂直的侧壁并且在所述水平方向上位于所述沟道与所述第一栅电极之间，所述第二部分具有相对于所述衬底的所述上表面垂直的侧壁并且在所述水平方向上位于所述沟道与所述第一绝缘图案之间。


2.根据权利要求1所述的垂直存储器件，其中，所述电荷俘获图案的厚度是恒定的。


3.根据权利要求1所述的垂直存储器件，其中，所述第一掩埋图案结构的所述内侧壁沿所述水平方向向着所述沟道是凹状的。


4.根据权利要求1所述的垂直存储器件，其中，所述第一掩埋图案结构的所述内侧壁沿所述垂直方向延伸。


5.根据权利要求1所述的垂直存储器件，其中，所述第一掩埋图案结构的所述内侧壁沿所述水平方向向着所述沟道是凸状的。


6.根据权利要求1所述的垂直存储器件，其中，所述第一掩埋图案结构包括沿所述水平方向从所述电荷俘获图案的侧壁顺序地堆叠的第一掩埋图案和第二掩埋图案。


7.根据权利要求6所述的垂直存储器件，其中，所述第一掩埋图案包括氧化硅，所述第二掩埋图案包括氧化硅或氮氧化硅之一。


8.根据权利要求1所述的垂直存储器件，其中，所述电荷俘获图案的所述第一部分和所述第二部分在所述水平方向上均具有恒定的厚度。


9.根据权利要求8所述的垂直存储器件，所述垂直存储器件还包括：
沟道连接图案，所述沟道连接图案位于所述衬底与所述第二栅电极之间，所述沟道连接图案包括掺杂有杂质的多晶硅。


10.一种垂直存储器件，包括：
位于衬底上的支撑图案和沟道连接图案；
位于所述支撑图案和所述沟道连接图案上的多个栅电极，所述栅电极在基本上垂直于所述衬底的上表面的垂直方向上彼此间隔开；
分别位于所述栅电极之间的多个绝缘图案，所述多个绝缘图案包括位于两个相邻的栅电极之间的高度处的第一绝缘图案；
位于所述衬底上的多个沟道，每个所述沟道沿所述垂直方向延伸，并且穿透所述栅电极和所述绝缘图案；
电荷存储结构，所述电荷...

【专利技术属性】
技术研发人员：辛京准，罗炫锡，郑润圭，李熙重，洪昇完，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR