垂直半导体器件制造技术

本发明专利技术提供了垂直半导体器件。该垂直半导体器件包括：在衬底上的沟道，该沟道在实质上垂直于衬底的上表面的第一方向上延伸；第一数据存储结构，接触沟道的第一侧壁；在沟道的第二侧壁上的第二数据存储结构；以及在第二数据存储结构的表面上的栅极图案，其中栅极图案在第一方向上彼此间隔开，并且栅极图案在实质上平行于衬底的上表面的第二方向上延伸。

【技术实现步骤摘要】
垂直半导体器件
本专利技术构思的示例性实施方式涉及包括存储多个位(multiple-bit)的数据的存储单元的半导体器件以及操作该半导体器件的方法。
技术介绍
为了增加半导体器件的存储容量，已经开发了用于在一个存储单元中存储至少两个位(twobits)的数据的多级单元(MLC)。MLC的示例包括存储3个位的数据的三级单元、存储4个位的数据的四级单元或存储5个位的数据的五级单元。因此，正在开发在一个存储单元中存储多个位的数据的方法以及从存储单元中无错误地读取所存储的数据的方法。
技术实现思路
根据本专利技术构思的一示例性实施方式，提供一种垂直半导体器件，该垂直半导体器件包括：在衬底上的沟道，该沟道在实质上垂直于衬底的上表面的第一方向上延伸；第一数据存储结构，接触沟道的第一侧壁；在沟道的第二侧壁上的第二数据存储结构；以及在第二数据存储结构的表面上的栅极图案，其中栅极图案在第一方向上彼此间隔开，并且栅极图案在实质上平行于衬底的上表面的第二方向上延伸。根据本专利技术构思的一示例性实施方式，提供一种垂直半导体器件，该垂直半导体本文档来自技高网...

【技术保护点】
1.一种垂直半导体器件，包括：/n在衬底上的沟道，所述沟道在实质上垂直于所述衬底的上表面的第一方向上延伸；/n第一数据存储结构，接触所述沟道的第一侧壁；/n在所述沟道的第二侧壁上的第二数据存储结构；和/n在所述第二数据存储结构的表面上的栅极图案，其中所述栅极图案在所述第一方向上彼此间隔开，并且所述栅极图案在实质上平行于所述衬底的所述上表面的第二方向上延伸。/n

【技术特征摘要】
20190612 KR 10-2019-00690381.一种垂直半导体器件，包括：
在衬底上的沟道，所述沟道在实质上垂直于所述衬底的上表面的第一方向上延伸；
第一数据存储结构，接触所述沟道的第一侧壁；
在所述沟道的第二侧壁上的第二数据存储结构；和
在所述第二数据存储结构的表面上的栅极图案，其中所述栅极图案在所述第一方向上彼此间隔开，并且所述栅极图案在实质上平行于所述衬底的所述上表面的第二方向上延伸。


2.根据权利要求1所述的垂直半导体器件，其中，所述第一数据存储结构包括可变电阻材料。


3.根据权利要求1所述的垂直半导体器件，其中，所述第一数据存储结构包括SrTiO3、BaTiO3、Pr1-XCaXMnO3、锆氧化物、铪氧化物、铪铝氧化物、铪硅氧化物、铝氧化物、钛氧化物或钽氧化物。


4.根据权利要求1所述的垂直半导体器件，其中，所述第一数据存储结构包括GeSe材料或者包含锗(Ge)、锑(Sb)和/或碲(Te)的相变材料。


5.根据权利要求1所述的垂直半导体器件，其中，所述第二数据存储结构包括隧道绝缘层、电荷存储层和阻挡层。


6.根据权利要求5所述的垂直半导体器件，其中，所述电荷存储层是包括硅的浮置层。


7.根据权利要求5所述的垂直半导体器件，其中，所述电荷存储层是包括硅氮化物或金属氮化物的电荷俘获层。


8.根据权利要求1所述的垂直半导体器件，其中，所述第一数据存储结构覆盖所述沟道的所述第一侧壁。


9.根据权利要求1所述的垂直半导体器件，其中，多个所述第一数据存储结构在所述第一方向上彼此间隔开，并且所述第一数据存储结构在相对于所述衬底的所述上表面的水平方向上彼此面对。


10.根据权利要求1所述的垂直半导体器件，其中，通过在不同方向上的电场，数据被分别存储在所述第一数据存储结构和所述第二数据存储结构中。


11.根据权利要求1所述的垂直半导体器件，其中，通过在实质上平行于所述沟道的所述第一侧壁的方向上的电场，第一数据被存储在所述第一数据存储结构中，并且通过在实质上垂直于所述沟道的所述第一侧壁的方向上的电场，第二数据被存储在所述第二数据存储结构中。


12.根据权利要求1所述的垂直半导体器件，其中，所述第二数据存储结构接触所述栅极图案的表面的一部分。


13.根据权利要求12所述的垂直半导体器件，其中，所述第二数据存储结构围绕所述栅极图案的所述表面。


14.一种垂直半导体器件，包括：
在衬底上堆叠的栅极图案，其中，所述栅极...

【专利技术属性】
技术研发人员：李炅奂，金容锡，金泰勋，朴硕汉，山田悟，洪载昊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR