自对准沟槽MOSFET接触件的系统和方法技术方案

本发明专利技术涉及自对准沟槽MOSFET接触件的系统和方法。实施例提供了包括半导体器件的系统和方法，该半导体器件通过在基板的表面上形成硬质掩膜柱、在每个硬质掩膜柱的第一侧面和每个硬质掩膜柱的第二侧面上形成牺牲间隔件而制成。可在相邻牺牲间隔件之间形成开口间隙。该半导体器件还可通过以下方式形成：蚀刻硬质掩膜柱以形成柱间隙，通过开口间隙和柱间隙将栅极沟槽蚀刻到基板中，在栅极沟槽内形成栅极电极，在牺牲间隔件下方的基板中植入沟道和源极，围绕牺牲间隔件形成绝缘体层，在基板内蚀刻牺牲间隔件以形成接触沟槽，以及用导电材料填充接触沟槽以形成接触件。

【技术实现步骤摘要】
自对准沟槽MOSFET接触件的系统和方法
技术介绍
对于沟槽MOSFET器件，减小沟道区的电阻(即，RON)允许更多的电流行进通过开关。降低半导体电路的器件间距是实现较低RON的一种方式。减小器件间距的一种方式是使用将器件在基板上彼此靠近定位的光刻工艺。对于电流沟槽MOSFET制造工艺，光刻能力限于约200nm或300nm的最小器件间距。例如，KrF扫描仪具有最小约300nm的器件间距，并且ArF扫描仪具有最小约200nm的器件间距。将器件间距降低到超出最小光刻能力需要附加的技术。附图说明参考以下附图来描述实施方案。在所有幅附图中，使用相同的附图标记用于指代类似的特征和部件。附图中所示的特征未必是按比例示出的。实施方案的某些特征可能按比例上放大或者在一定程度上以示意性的形式示出的，并且出于清楚和简洁的目得的，可能未示出元件的一些细节。图1是半导体器件的一个实施方案的制造方法的流程图；图2-5是在制造方法期间半导体器件的一个实施方案的横截面侧视图；图6是半导体器件的实施方案的横截面顶视图；图7-14是在制造方法期间半导体本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n硅基板，所述硅基板包括表面；/n栅极电极，所述栅极电极形成于栅极沟槽中，所述栅极沟槽从所述表面延伸到所述基板中；/n沟道区，所述沟道区与所述栅极电极相邻，所述沟道区包括非均匀沟道掺杂剂分布；/n源极区，所述源极区在所述表面和所述沟道区之间与所述栅极电极相邻，所述源极区包括非均匀源极掺杂剂分布；/n绝缘体层，所述绝缘体层形成于所述基板上方；和/n源极接触件，所述源极接触件延伸穿过所述绝缘体层，其中所述源极接触件包括小于针对处理能力的最小光刻极限的宽度。/n

【技术特征摘要】
20190613 US 62/860,959;20190624 US 16/449,8901.一种半导体器件，包括：
硅基板，所述硅基板包括表面；
栅极电极，所述栅极电极形成于栅极沟槽中，所述栅极沟槽从所述表面延伸到所述基板中；
沟道区，所述沟道区与所述栅极电极相邻，所述沟道区包括非均匀沟道掺杂剂分布；
源极区，所述源极区在所述表面和所述沟道区之间与所述栅极电极相邻，所述源极区包括非均匀源极掺杂剂分布；
绝缘体层，所述绝缘体层形成于所述基板上方；和
源极接触件，所述源极接触件延伸穿过所述绝缘体层，其中所述源极接触件包括小于针对处理能力的最小光刻极限的宽度。


2.根据权利要求1所述的半导体器件，其中所述沟道掺杂剂分布包括弯曲分布，其中所述源极接触件正下方的掺杂剂浓度低于远离所述源极...

【专利技术属性】
技术研发人员：相馬充，正博新保，正樹藏前，耕平内田，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US