堆叠式感测器封装结构制造技术

本发明专利技术公开一种堆叠式感测器封装结构，包含一基板、安装于所述基板上的一半导体芯片、电性耦接所述基板与所述半导体芯片的多条第一金属线、设置于所述基板上并位于所述半导体芯片外侧的一第一支撑胶体、设置于所述基板上并间隔地围绕于所述第一支撑胶体外侧的一第二支撑胶体、设置于所述第一支撑胶体与所述第二支撑胶体上的一感测芯片、及电性耦接所述感测芯片与所述基板的多条第二金属线。每条第一金属线的至少部分埋置于所述第一支撑胶体内，而所述感测芯片与所述半导体芯片间隔一距离。据此，通过在所述基板上形成间隔设置的所述第一支撑胶体与所述第二支撑胶体来支撑所述感测芯片，据以强化组件之间的结合效果。

【技术实现步骤摘要】
堆叠式感测器封装结构
本专利技术涉及一种封装结构，尤其涉及一种堆叠式感测器封装结构。
技术介绍
现有的感测器封装结构为了使其尺寸缩小，大都将其内部组件以堆叠方式设置。然而，在现有感测器封装结构的架构之下，还是容易衍生内部组件之间的脱落或热干涉的问题，进而影响现有感测器封装结构的良率与效能。于是，本专利技术人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本专利技术。
技术实现思路
本专利技术实施例在于提供一种堆叠式感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的问题。本专利技术实施例公开一种堆叠式感测器封装结构，包括：一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑本文档来自技高网...

【技术保护点】
1.一种堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结包括：/n一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；/n一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；/n一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；/n一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；/n一感测芯片及多条第二金属线，所述感测芯片...

【技术特征摘要】
1.一种堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结包括：
一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；
一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；
一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；
一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；
一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离，所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫；
一透光层与一间隔层，所述透光层通过所述间隔层而设置于所述感测芯片上；以及
一封装体，设置于所述基板上并包覆所述第二支撑胶体的外侧缘、所述感测芯片的外侧缘、所述透光层的外侧缘、及所述间隔层的外侧缘。


2.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，多个所述第一焊垫埋置于所述第一支撑胶体内。


3.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结构进一步包含有至少一个内支撑胶体，并且至少一个所述内支撑胶体夹持于所述半导体芯片与所述感测芯片之间。


4.依据权利要求3所述的堆叠式感测器封装结构，其特征在于，每条所述第一金属线的相反两端部位分别埋置于所述第一支撑胶体及至少一个所述内支撑胶体。


5.依据权利要求1所述的堆叠式感测器封装结构，其特...

【专利技术属性】
技术研发人员：彭宇强，
申请(专利权)人：胜丽国际股份有限公司，
类型：发明
国别省市：中国台湾;71