一种半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法，包括：提供一衬底，所述衬底上包括一层叠结构；刻蚀所述层叠结构，并以所述衬底作为停止层，用以在所述层叠结构中形成至少一个沟槽；形成钝化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二氧化层。本发明专利技术能够避免由于产生对不同氧化层的研磨率不同而产生应力造成裂纹，从而避免金属裂纹的产生，以提高产品的良率。

【技术实现步骤摘要】
一种半导体结构及其制造方法
本专利技术属于半导体领域，具体涉及了一种半导体结构及其制造方法。
技术介绍
对于高性能高可靠性集成电路来说，其芯片表面的钝化已成为不可缺少的工艺措施之一。氧化层用以器件之间以及布线之间的电气隔离，以及把器件与周围环境气氛隔离开来，以增强器件对外来离子沾污的阻挡能力，保护器件内部的互联和防止收到机械和化学损伤。氧化层的种类和结构对于互联线内部形成应力及应力释放快慢影响很大，现有的芯片的钝化层包括氧化层和氮化层，在沉积氧化层和氮化层时，由于金属凸块的存在，氧化层和氮化层覆盖在金属凸块上。在集成电路的制备过程中，如沉积、抛光、光刻等都会有温度的变化，使得金属凸块的侧壁和芯片表面的氧化层相互挤压，内部应力发生变化，从而形成针孔、裂纹或脱落等缺陷，引起芯片内部的形变以及互联导线短路或开路，造成器件失效，在现有技术中，在晶圆氧化层的制造过程中由于产生应力从而造成裂纹，进一步造成金属裂纹，致使现有产品良率较低。
技术实现思路
为解决上述技术问题，本专利技术提出一种半导体结构及其制造方法，通过在所述衬底上形成一层叠结构，并刻蚀所述层叠结构形成多个沟槽，所述沟槽部分露出所述衬底，并在所述层叠结构上沉积一层第一氧化层已覆盖所述层叠结构，并部分填充所述沟槽部分，再在所述第一氧化层上沉积一层第二氧化层，研磨所述第二氧化层，并所述沟槽两侧的所述第一氧化层上保留所述预设厚度，从而避免产生金属裂纹。本专利技术提出一种半导体结构的制造方法，包括：提供一衬底，所述衬底上包括一层叠结构；刻蚀所述层叠结构，并以所述衬底作为停止层，用以在所述层叠结构中形成至少一个沟槽；形成第一氧化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二氧化层。在本专利技术的一个实施例中，所述层叠结构包括一顶层金属层，所述第一氧化层形成于所述顶层金属层和所述沟槽上。在本专利技术的一个实施例中，所述第一部分位于所述顶层金属层和所述沟槽上，所述第一部分的厚度为200埃~800埃。在本专利技术的一个实施例中，所述第二部分位于所述第一部分上，所述第二部分的厚度为2500埃~4500埃。在本专利技术的一个实施例中，所述第三部分位于所述第二部分上，所述第三部分的厚度为4000埃~5000埃。在本专利技术的一个实施例中，所述第一氧化层通过高密度等离子沉积法形成。在本专利技术的一个实施例中，所述第一氧化层的厚度为8000埃~10000埃。在本专利技术的一个实施例中，对所述第二氧化层进行平坦化处理前所述第二氧化层的厚度为11000埃~14000埃。在本专利技术的一个实施例中，所述预设高度为500埃~1500埃。本专利技术还提出一种半导体结构，所述半导体结构应用了所述半导体结构的制造方法，所述半导体结构包括：衬底，所述衬底上形成有一层叠结构；至少一个沟槽，位于所述层叠结构中；第一氧化层，位于所述沟槽和所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；第二氧化层，位于所述第一氧化层上。本专利技术提出一种半导体结构及其制造方法，通过在所述衬底上形成一层叠结构，所述层叠结构包括一顶层金属层，刻蚀所述层叠结构，并以所述衬底作为停止层，用以在所述层叠结构中形成至少一个沟槽，所述沟槽部分露出所述衬底，并在所述顶层金属层上沉积一层第一氧化层已覆盖所述顶层金属层，并部分填充所述沟槽部分，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同，再在所述第一氧化层上沉积一层第二氧化层以覆盖所述第一氧化层，并填充所述沟槽，对所述第二氧化层进行平坦化处理，研磨所述第二氧化层，并保留所述预设厚度。通过对所述第二氧化层进行平坦化处理时，由于研磨垫对不同材料的研磨率不同而产生应力，从而造成金属裂纹，本专利技术通过在所述沟槽两侧的所述第一氧化层上保留所述预设厚度的所述第二氧化层，从而进行化学机械抛光工艺研磨时，以避免研磨垫对所述第二氧化层进行研磨后继续对所述第一氧化层进行研磨而产生应力，从而避免产生金属裂纹，以提高产品的良品率，本专利技术适用性广，在晶圆进行化学机械抛光工艺时均可使用。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术提出的一种半导体结构的制造方法步骤流程图。图2为本专利技术一实施例中半导体结构衬底结构示意图。图3为本专利技术一实施例中刻蚀沟槽示意图。图4为本专利技术一实施例中沉积第一部分示意图。图5为本专利技术一实施例中沉积第二部分示意图。图6为本专利技术一实施例中沉积第三部分示意图。图7为本专利技术一实施例中沉积第二氧化层示意图。图8为本专利技术一实施例中执行平坦化示意图。图9为本专利技术提出的一种半导体结构示意图。标号说明：200衬底；210层叠结构；211顶层金属层；212沟槽；220第一氧化层；221第一部分；222第二部分；223第三部分；230第二氧化层；240研磨垫。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为改善在制造半导体时执行化学机械抛光工艺的过程中产生金属裂纹，本专利技术提出一种半导体结构的制造方法，如图1所示，所述方法包括：S1、提供一衬底，所述衬底上包括一层叠结构；S2、刻蚀所述层叠结构，并以所述衬底作为停止层，用以在所述层叠结构中形成至少一个沟槽；S3、形成第一氧化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；S4、形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；S5、对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，其特征在于，包括：/n提供一衬底，所述衬底上包括一层叠结构；/n刻蚀所述层叠结构，并以所述衬底作为停止层，以在所述层叠结构中形成至少一个沟槽；/n形成第一氧化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；/n形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；/n对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二氧化层。/n

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：
提供一衬底，所述衬底上包括一层叠结构；
刻蚀所述层叠结构，并以所述衬底作为停止层，以在所述层叠结构中形成至少一个沟槽；
形成第一氧化层于所述沟槽及所述层叠结构上，其中，所述第一氧化层至少包括第一部分，第二部分和第三部分，所述第一部分，所述第二部分和所述第三部分的厚度不同；
形成第二氧化层于所述第一氧化层上，所述第二氧化层的厚度大于所述第一氧化层的厚度；
对所述第二氧化层进行平坦化处理，且在所述沟槽两侧的所述第一氧化层上保留预设高度的所述第二氧化层。


2.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，所述层叠结构包括一顶层金属层，所述第一氧化层形成于所述顶层金属层和所述沟槽上。


3.根据权利要求2所述的一种半导体结构的制造方法，其特征在于，所述第一部分位于所述顶层金属层和所述沟槽上，所述第一部分的厚度为200埃~800埃。


4.根据权利要求3所述的一种半导体结构的制造方法，其特征在于，所述第二部分位于所述第一部分上，所述第二部分的厚度为2500埃~4500埃。


5.根据权利要...

【专利技术属性】
技术研发人员：鲍丙辉，曲厚任，李倩娣，
申请(专利权)人：晶芯成北京科技有限公司，
类型：发明
国别省市：北京;11