使用低压逻辑测试机测试高压IC的接口电路制造技术

本实用新型专利技术涉及使用一般低压逻辑测试机测试高压ＩＣ的接口电路，使高压ＩＣ的高压输出转换成一般低压逻辑测试机所能接受的电压位准。一种使用低压逻辑测试机测试高压ＩＣ的接口电路，该接口电路包括：第一控制器，衔接待测高压ＩＣ的输出脚位，藉其内部的控制开关的开、闭而进行高压ＩＣ的输出脚位的开路短路测试、功能模式测试或是消耗电流测试；衰减电路，介于第一控制器与低压逻辑测试机之间，以衰减高压ＩＣ的输出至低压逻辑测试机所能接受的电压范围；以及第二控制器，介于第一控制器与低压逻辑测试机之间，藉其内部的控制开关的开、闭，并配合第一控制器而进行高压ＩＣ的输出是否通过衰减电路。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及使用一般低压逻辑测试机测试高压IC的接口电路，使高压IC的高压输出转换成一般低压逻辑测试机所能接受的电压位准。
技术介绍
随着显示器与电视薄型化的趋势，电浆或液晶面板的高压IC的需求量相对大增，为维持这些高压IC的出货品质与良率，量产测试是不可或缺的一环。这些高压IC的输出电压高达80V～100V甚至更高的电压，但是目前一般的逻辑测试机其电源供应电压均小于40V，其输出比较准位(outputcomparator level)均小于12V，仅能测试标准集成电路，无法适用于高压IC。若采用昂贵的高压逻辑测试机，则测试成本将大为提高，不符经济原则。
技术实现思路
本技术的目的在于提供一种测试成本降低的使用一般低压逻辑测试机测试高压IC的接口电路。一种使用低压逻辑测试机测试高压IC的接口电路，该接口电路介于低压逻辑测试机与待测高压IC之间，其中该待测高压IC系藉由一高压电源供应器提供高压电源以进行测试，该接口电路包括一第一控制器，衔接待测高压IC的输出脚位，藉其内部的控制开关的开、闭而进行高压IC的输出脚位的开路短路测试、功能模式测试或是消耗电流测试；一衰减电路，介于第一控制器与低压逻辑测试机之间，以衰减高压IC的输出至低压逻辑测试机所能接受的电压范围；以及一第二控制器，介于第一控制器与低压逻辑测试机之间，藉其内部的控制开关的开、闭，并配合第一控制器而进行高压IC的输出是否通过衰减电路。本技术的有益效果在于使用一般低压逻辑测试机测试高压IC，使得测试成本大大降低，经济实用。附图说明图1为本技术的接口电路方块图。图2为本技术的消除突波电路图。图3为图1的详细电路图。附图标记10 接口电路11 突波消除电路111 开关组件112 电阻器 12 第一控制器121 控制开关13 第二控制器131 控制开关14 衰减电路141 电阻器142 电阻器20 待测高压IC30 低压逻辑测试机40 高压电源供应器具体实施方式如图1所示，为本技术的系统方块图，包含接口电路10、待测高压IC 20、低压逻辑测试机30、高压电源供应器40。接口电路10介于待测高压IC 20与低压逻辑测试机30之间，用以将待测高压IC 20的输出变换为一般低压逻辑测试机30所能接受的电压位准。接口电路10包含突波消除电路11、第一控制器12、第二控制器13及衰减电路14。请参考图2，突波消除电路11由一开关组件111与一电阻器112串接组成。待测高压IC 20所需的电源电压由高压电源供应器40提供，但高压容易产生突波情况，本技术以此突波消除电路11消除高压电源供应器40所产生的突波，并将高压供应至待测高压IC 20的高压电源脚位(VH)。请参阅图3，第一控制器12衔接待测高压IC 20所有的输出脚位，第一控制器12内部设有多个控制开关121，该等控制开关121的数量对应于待测高压IC 20的输出脚位数量，由低压逻辑测试机30控制其接通(ON)或断路(OFF)的状态，以决定输出脚位的开路短路测试、功能模式测试或是消耗电流测试。第二控制器13介于第一控制器12与低压逻辑测试机30之间，第二控制器13设有多个控制开关131，该等控制开关131的数量对应于待测高压IC 20的输出脚位数量，由低压逻辑测试机30控制其接通或断路的状态，并配合第一控制器12而进行待测高压IC 20所有输出的通过下述衰减电路14与否。衰减电路14，与第一控制器12相连，以衰减待测高压IC 20的输出至低压逻辑测试机30所能接受的电压位准。该衰减电路14由多组串联电阻器141、142组成。该多组串联电阻器的数量对应于待测高压IC 20的输出脚位数量。在本实施例中，电阻器141、142的各别电阻以1∶9的比例设置，使电阻器141上的电压成为待测高压IC 20输出电压的十分之一，而落在低压逻辑测试机30所能接受的电压范围内。以下配合本新型所提供的接口电路说明测试方法。1.开路短路测试(open & short test)测试目的此测试系确定待测高压IC 20的各输出脚位与低压逻辑测试机30间有无开路或短路。测试步骤a.由低压逻辑测试机30设定第一控制器12及第二控制器13为接通状态，即将控制开关121、131接地。b.因第二控制器13为接通状态，于是使衰减电路14被旁路(Bypass)，而使得待测高压IC 20每一输出脚位直接与低压逻辑测试机30相连接而进行测试。2.功能模式测试(function pattern test)测试目的此测试系确定待测高压IC 20的功能及输出电压是否正常。测试步骤a.由低压逻辑测试机30设定第一控制器12为接通状态，第二控制器13为断路状态，即将第一控制器12的控制开关121设定为接地，使每一个控制开关121均为接通状态；设定第二控制器13的控制开关131接+5V，使每一个控制开关131均为断路状态。b.将突波消除电路11中的开关组件111接通，使高压电源供应器40输出的高压电经突波消除电路11供应至待测高压IC 20的高压电源脚位(VH)。c.因第一控制器12为接通状态，第二控制器13为断路状态，因此第一控制器12的输出将经由衰减电路14作电压衰减，衰减后的讯号再送至低压逻辑测试机30进行功能模式测试及输出比较准位(Output Compare Level)测试(＜12V)。3.消耗电流测试(standby current test)测试目的此测试系确定待测高压IC 20的高压静态消耗电流是否正常。测试步骤a.由低压逻辑测试机30设定第一控制器12为断路(OFF)状态，即将第一控制器12的控制开关121接+5V，使每一个控制开关121均为断路状态，于是待测高压IC 20的每一输出脚位成为无负载(No Loading)或浮接(Floating)状态，不受衰减电路14影响。b.将突波消除电路11中的开关组件111接通，使高压电源供应器40输出的高压经突波消除电路11，供应至待测高压IC 20的高压电源脚位(VH)。c.利用高压电源供应器40进行高压电流测试。d.透过GPIB接口将量测值读回低压逻辑测试机30以进行消耗电流测试。(通常此消耗电流值小于1μA)。本新型的精神与范围决定于下面的申请专利范围，不受限于上述实施例。权利要求1.一种使用低压逻辑测试机测试高压IC的接口电路，该接口电路介于低压逻辑测试机与待测高压IC之间，其中该待测高压IC系藉由一高压电源供应器提供高压电源以进行测试，其特征在于所述接口电路包括一第一控制器，衔接待测高压IC的输出脚位，藉其内部的控制开关的开、闭而进行高压IC的输出脚位的开路短路测试、功能模式测试或是消耗电流测试；一衰减电路，介于第一控制器与低压逻辑测试机之间，以衰减高压IC的输出至低压逻辑测试机所能接受的电压范围；以及一第二控制器，介于第一控制器与低压逻辑测试机之间，藉其内部的控制开关的开、闭，并配合第一控制器而进行高压IC的输出是否通过衰减电路。2.如权利要求1所述的使用低压逻辑测试机测试高压IC的接口电路，其特征在于另包含一突波消除电路，与高压电源供应器连接，用以消除高压电源供应器所产生的突波，并将高压电源供应器所供应的高压电源传送至待本文档来自技高网...

【技术保护点】
一种使用低压逻辑测试机测试高压ＩＣ的接口电路，该接口电路介于低压逻辑测试机与待测高压ＩＣ之间，其中该待测高压ＩＣ系藉由一高压电源供应器提供高压电源以进行测试，其特征在于：所述接口电路包括：一第一控制器，衔接待测高压ＩＣ的输出脚位，藉 其内部的控制开关的开、闭而进行高压ＩＣ的输出脚位的开路短路测试、功能模式测试或是消耗电流测试；一衰减电路，介于第一控制器与低压逻辑测试机之间，以衰减高压ＩＣ的输出至低压逻辑测试机所能接受的电压范围；以及一第二控制器，介于第一 控制器与低压逻辑测试机之间，藉其内部的控制开关的开、闭，并配合第一控制器而进行高压ＩＣ的输出是否通过衰减电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：滕贞勇，许益彰，
申请(专利权)人：普诚科技股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]