一种测试多频率电路的方法和使用该方法的扫描测试电路技术

一种扫描通路测试结构，用于测试使用多个频率不同的系统时钟的电路，该测试结构包括一个在一测试周期期间使系统时钟中断的控制器１６和一个主时钟，用以产生一个单一的频率信号到各电路组件１０ａ－１０ｃ，该结构消除了要在组件之间划分扫描通路和使系统时钟同步的问题。（*该技术在2011年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及电子电路，尤其涉及电子电路的扫描通路的测试。先进的电路设计技术使电子设计的集成电路和印刷电路板级的电路日益复杂。越来越密的设计和日益缩小的互连间距带来了实际接触的空间大大减小的不幸结果。人们要求对这种日益复杂的电路可以进行测试，以使产品在测试和调试阶段就可以加以控制和可以察觉。任何制造上的缺陷最好在产品发出或运出之前的最后测试期间能够检测出来。对于复杂的设计，如果在逻辑设计阶段不把能否测试的测试可能性考虑进去，使自动测试装置能够对产品进行测试，要完成这基本的要求是很困难的。目前比较通用的测试结构是揭示在Whetsel的申请号为07/391/751(代理人登记号TI-14158)和07/391，801(代理人登记号TI-14421)美国专利申请中的扫描通道结构，该两个专利申请的申请日均为1989年8月9日，并且公开在整个德克萨斯技术杂志第5卷第4期这一期，在此援引作为参考。然而，如果希望进行测试的电路的原始设计有一个以上的时钟脉冲，那么，测试过程就要复杂得多。各时钟脉冲的频率不同或异步或同步。在这种情况下，一个“运行”(“run”)周期(或“测试执行”周期)需要与由不同时钟频率控制的各逻辑部分之间实现正确的同步。一个解决方案是把由不同时钟频率控制的电路组件划分开来，把每个电路组件看作独立的设计来对待。用各自独立的扫描通路分别对各个组件进行扫描通路测试。使用这种方法，每次只能对一个组件进行测试，测试时间主要被由最慢的时钟脉冲控制的组件或最长扫描通路的组件所主宰。因此，这种方法需要较多的测试逻辑和较多的测试时间。所以，人们需要有一种扫描通种测试结构，用来对使用多个时钟频率的电路有效地进行测试。本专利技术提出了一种基本消除现有的扫描通种技术中的缺点和问题的扫描通路测试方法及其电路。在本专利技术中，多个电路组件由两个或更多个频率不同的系统时钟所控制。在进行测试期间，系统时钟被中断，各电路组件由一主时钟控制。通过使用主时钟把测试数据扫描通过各组件，然后对组件实施运行周期。然后再通过使用主时钟把另外的测试数据扫描通过各组件。本专利技术提供的技术优点是消除了一个运行周期期间中划分不同的时钟和使不同的时钟同步所带来的问题。为了更好地理解本专利技术及其优点，请参阅下面结合附图所作的描述，其中附图说明图1是本专利技术的框图;图2是测试周期的时序图。参阅图1和图2可以最好地理解本专利技术的最佳实施例。图中凡是相同的和相应的部分，都使用相同的编号。图1示出了本专利技术的框图。图中示出的是由三个电路组件10a-10c组成的电路8，在电路8正常工作期间每个组件由相应的时钟(CLK1，CLK2和CLK3)控制。组件之间通过连接线12a、12b互相连通。应该指出的是，这里的电路组件数是任意的，对于更复杂的电路组件数可以相应增加。组件10a到10c由多路转换器14a到14c的输出分别进行时钟控制。CLK1、CLK2和CLK3分别输入至多路转换器14a到14c的第一输入端。一主时钟(MCLK)连接到每一多路转换器14a-c的第二输入端。一个测试/系统信号连接到多路转换器14a至14c的选择端。一测试数据控制器16通过组件10a到10c连接到扫描通路。一般说来，扫描通路是串联的扫描通路，数据通过移位移过每个组件。因此，测试数据控制器16输出的数据由组件10a通过组件的TDI(测试数据输入端)接收。响应于测试数据控制器16的数据输出，存储在组件10a内的种种测试寄存器内的数据通过TDO(测试数据输出端)移出。从组件10a的TDO出来的数据移入组件10b的TDI。从组件10b的TDO出来的数据移入组件10c的TDI。从组件10c的TDO移出的数据则输出至测试数据控制器16。因此，通过各个组件10a到10c的扫描通路可以看作是一移位寄存器。测试数据控制器16也输出一个扫描/运行信号到组件10a到10c。扫描/运行信号指示组件是执行测试扫描操作，即测试数据在扫描通路上进行移位，还是进行测试运行操作，即响应于多路转换器14a-14c的时钟周期输出，电路组件10a-10c对前已装载的测试数据进行通常的操作。一般来说，测试序列包括把测试数据装载入组件，和一个紧跟在后面的测试运行周期(也就是从多路转换器14a-14c输出的一个时钟周期)。然后，从组件10a-10c扫描测试数据，测试数据控制器可以分析操作运行对测试数据的影响。接着，把另外的测试数据装载入组件10a-10c，进行另一个扫描操作和另一个运行周期。这个扫描测试数据序列包括进行运行操作、分析测试数据、扫描另外的测试数据、进行另一个运行周期等等的序列，对于检测电路设计中的差错和电路的物理缺陷是很有效的。图2示出了测试周期，测试周期之前和之后都是通常的系统操作。在本专利技术的最佳实施例中，电路8在通常的系统操作期间，使用的是时钟CLK1、CLK2和CLK3。当要进行测试时，设置测试/系统信号，使MCLK信号通过多路转换器14a-14c接入组件10a-10c。因此，在该时，所有组件都以同一频率工作。而扫描/运行信号设置得使组件响应于扫描信号把数据移位通过扫描通路，然后响应于运行信号对测试数据进行操作运行。扫描/运行和测试/系统信号的逻辑关系如表1所示。表1测试/系统 扫描/运行 状态0 X 通常系统操作1 0 扫描数据1 1 运行周期其中X＝随意或无关在测试周期期间，整个电路8受MCLK信号控制，该MCLK信号既控制扫描周期也控制运行周期。这消除了扫描周期之间的信号运行周期期间要划分组件和使不同时钟同步的问题。MCLK频率可以与某一系统时钟频率相同，一般是最慢的一个时钟频率，或者也可以与任何一个系统时钟频率都不同的频率。MCLK也可以输出不同的频率，如一个频率用于扫描，一个或多个频率用于测试运行周期，只要MCLK同时连接到所有测试的组件就可以。应当指出，图中的时钟信号是通过多路转换器14a-14c进入各组件的，但这并不是绝对必要的;此外，主时钟也可以与系统时钟并行连接，一控制电路可以在任一时刻使系统时钟工作或主时钟工作。虽然本专利技术已作了详细的描述，但是，应当理解，在所附权利要求所阐述的本专利技术的精神实质和范围之内，本
内的人员仍可以作出种种改变、替代和变化。权利要求1.一种测试电路的方法，该电路包括多个由两个或两个以上频率不同的系统时钟所控制的组件，该测试方法包括下列步骤使系统原来的时钟中断，各组件改由主时钟控制；通过使用主时钟将测试数据扫过各组件，组件上执行一运行周期；和通过使用主时钟把另外的测试数据扫过各组件。2.如权利要求1所述的方法，其特征在于所述的中断步骤包括利用所述系统时钟频率之一作为主时钟频率。3.如权利要求2所述的方法，其特征在于主时钟频率是最慢的系统时钟频率。4.如权利要求1所述的方法，其特征在于所述主时钟可输出单一的一个频率。5.如权利要求1所述的方法，其特征在于所述数据扫过组件的步骤包括产生一个信号到组件，指示执行扫描操作，并且输出测试数据到组件。6.如权利要求1所述的方法，其特征在于所述的执行一运行周期的步骤包括产生一个信号到组件，指示执行运行周期。7.如权利要求1所述的方法，其特征在于所述的执行运行周期的步骤包括在一个单一的时钟周期期间对组件进行操作运行本文档来自技高网...

【技术保护点】
一种测试电路的方法，该电路包括多个由两个或两个以上频率不同的系统时钟所控制的组件，该测试方法包括下列步骤：使系统原来的时钟中断，各组件改由主时钟控制；通过使用主时钟将测试数据扫过各组件，组件上执行一运行周期；和通过使用主时钟把另 外的测试数据扫过各组件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蒂鲁马莱斯里德哈，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[美国]