集成电路的边界扫描测试系统技术方案

边界扫描集成电路在两个专用引脚（测试数据输入（ＴＤＩ）（１６）和测试数据输出（ＴＤＯ）（１８）引脚）之间设置了多个新的寄存器（５６，６１，６２，６５，６７）。这些寄存器包括地址寄存器（５６）和可使用（ＩＲ）（２３）中的地址指令由地址寄存器寻址的多个测试数据寄存器（６１，６２，６５，６６，６７）。可以置于（ＩＲ）中的ＡＤＤＬＯＡＤ指令把用于可寻址寄存器的指令导引到正确的寄存器，接着使（ＴＤＩ）和（ＴＤＯ）引脚之间的地址相关寄存器有效。可把来自一组地址相关指令的任何指令导引到操纵地址相关指令的任何寄存器，从而允许在大量可寻址的数据寄存器中使用少量的指令。诸如边界扫描寄存器（５４）等不可寻址的寄存器使用地址无关指令。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路测试，尤其涉及通过边界扫描系统的集成电路测试。
技术介绍
IEEE/ANSI标准1149.1-1990(也叫做JTAG和边界扫描)是一测试集成电路及电路板的标准。在已有技术中，通过自动测试设备(ATE)来测试印刷电路板，该自动测试设备利用附着于探针(probe)卡的探针线与板上的特定位置接触。探针卡以这样的方式与ATE相接，从而可来往于ATE把测试信号发送到被测试板的指定区域。另一方面，边界扫描需要把某些寄存器和专用引脚置于芯片上，从而可使用软件而不是ATE来实现测试过程。现在，即使在芯片制成并运输后，也可使用相对廉价的计算机来测试集成电路芯片。芯片上所设置的具有边界扫描测试能力的五个专用引脚与接入执行边界扫描和其它测试过程的逻辑的测试接入端口(TAP)进行通信。这些引脚是测试数据输入(TDI)、测试数据输出(TDO)、测试时钟(TCK)、测试模式选择(TMS)及测试复位(TRST)。这五个专用引脚中的三个引脚，即TMS、TCK和TRST接入具有16个状态的简单状态机，此状态机称为TAP控制器。继而，TAP控制器与专用引脚TDI和TDO一起同指令寄存器进行通本文档来自技高网...

【技术保护点】
一种集成电路的边界扫描测试设备，其特征在于包括， 连到集成电路芯片的功能引脚的多个边界扫描单元， 连到包括ＴＭＳ和ＴＣＫ引脚的专用边界扫描引脚的测试接入端口控制器， 与测试进入端口控制器进行通信并连到包括ＴＤＩ和ＴＤＯ引脚的专用边界扫描引脚的指令寄存器， 都并联在ＴＤＩ和ＴＤＯ引脚之间的边界寄存器，旁路寄存器、多个测试数据寄存器及地址寄存器，所有的所述寄存器都与指令寄存器进行通信，以及 适用于由指令寄存器来解码的软件指令组，所述指令组具有与目标测试数据寄存器的地址有关的第一指令及与地址无关且指向未在可寻址测试数据寄存器中的指定寄存器的第二指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S拉马默西，潭京仑，GS贡维尔，小J费伊，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[美国]