集成电路的边界扫描测试系统技术方案

边界扫描集成电路在两个专用引脚（测试数据输入（ＴＤＩ）（１６）和测试数据输出（ＴＤＯ）（１８）引脚）之间设置了多个新的寄存器（５６，６１，６２，６５，６７）。这些寄存器包括地址寄存器（５６）和可使用（ＩＲ）（２３）中的地址指令由地址寄存器寻址的多个测试数据寄存器（６１，６２，６５，６６，６７）。可以置于（ＩＲ）中的ＡＤＤＬＯＡＤ指令把用于可寻址寄存器的指令导引到正确的寄存器，接着使（ＴＤＩ）和（ＴＤＯ）引脚之间的地址相关寄存器有效。可把来自一组地址相关指令的任何指令导引到操纵地址相关指令的任何寄存器，从而允许在大量可寻址的数据寄存器中使用少量的指令。诸如边界扫描寄存器（５４）等不可寻址的寄存器使用地址无关指令。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路测试，尤其涉及通过边界扫描系统的集成电路测试。
技术介绍
IEEE/ANSI标准1149.1-1990(也叫做JTAG和边界扫描)是一测试集成电路及电路板的标准。在已有技术中，通过自动测试设备(ATE)来测试印刷电路板，该自动测试设备利用附着于探针(probe)卡的探针线与板上的特定位置接触。探针卡以这样的方式与ATE相接，从而可来往于ATE把测试信号发送到被测试板的指定区域。另一方面，边界扫描需要把某些寄存器和专用引脚置于芯片上，从而可使用软件而不是ATE来实现测试过程。现在，即使在芯片制成并运输后，也可使用相对廉价的计算机来测试集成电路芯片。芯片上所设置的具有边界扫描测试能力的五个专用引脚与接入执行边界扫描和其它测试过程的逻辑的测试接入端口(TAP)进行通信。这些引脚是测试数据输入(TDI)、测试数据输出(TDO)、测试时钟(TCK)、测试模式选择(TMS)及测试复位(TRST)。这五个专用引脚中的三个引脚，即TMS、TCK和TRST接入具有16个状态的简单状态机，此状态机称为TAP控制器。继而，TAP控制器与专用引脚TDI和TDO一起同指令寄存器进行通信，还与任何边界扫描实现中所强制的两个其它寄存器进行通信。它们是边界扫描寄存器和旁路(bypass)寄存器。继而，指令寄存器与一般称为数据寄存器的其它寄存器进行通信，其中的一些寄存器可以是用户定义的。这些数据寄存器允许器件配置、验证、测试、可靠性评估等。边界扫描体系结构的另一个重要特征是一组测试单元，一个单元与集成电路的每个功能输入/输出引脚有关，从而可把一个单元用作该器件的输入或输出单元。这些单元以移位寄存器的组织结构排列，用以在TDI和TDO引脚之间进行串行通信。“边界扫描手册”一书的作者K.P.Parker在第46页中说“用户定义的指令可以是目标标准寄存器(诸如边界寄存器)、标准寄存器的一部分或TDI和TDO之间的寄存器级联。或者，新的用户定义的寄存器可以是对准目标的”。本专利技术的一个目的是设计扩展边界扫描测试的用途的用户定义的寄存器并使软件容易访问此用户定义的寄存器。
技术实现思路
利用这样一种边界扫描系统满足了以上目的，该系统使得可以相对少量的指令对数目增加的数据寄存器进行寻址。这是通过以边界扫描指令组中的标准指令以外的附加指令来访问新的地址寄存器而实现的。当在指令寄存器中提供此新的指令ADDLOAD时，该指令允许检查或安装新设置的地址寄存器。当ADDLOAD指令处于指令寄存器中时，可使用标准CAPTURE-DR(俘获-DR)、SHIFT-DR(移位-DR)、UPDATE-DR(更新-DR)序列来检查或安装地址寄存器。同时，指令寄存器不受TAP控制器的CAPTURE-DR、SHIFT-DR、UPDATE-DR序列的影响，且该序列总是可以常规的方式来使能指令寄存器。与数据寄存器相同，新的地址寄存器连接在TDI(测试数据输入)和TDO(测试数据输出)引脚之间，其输出连到多路复用器。地址寄存器的内容指示每一指令要访问哪一个数据寄存器。可使其它指令与地址无关，从而可由软件单独访问选中的数据寄存器。边界扫描指令组现在包含两种类型的指令。第一种包括旨在依据地址寄存器的状态选择测试数据寄存器的地址相关指令，而第二种包括旨在指定寄存器的地址无关指令。本专利技术的一个优点是任何指令TESTDATA1到TESTDATAn-1可依据地址寄存器的内容访问测试数据寄存器1到(n-1)中的任一个。对于较大的n，这样可大大减少所需指令的数目。地址寄存器为测试数据寄存器提供了指令的分层导引。附图概述附图说明图1是依据已有技术的芯片测试用边界扫描标准，实施边界扫描测试电路的集成电路芯片的平面图。图2是本专利技术的已有技术指令排序用TAP控制器的状态图。图3是依据本专利技术的边界扫描系统的测试接入端口(TAP)和寄存器配置的方框图。本专利技术的较佳实施方式参考图1，所示的集成电路芯片11具有从芯片两侧延伸的多个功能引脚13。这些引脚用来执行芯片的所有功能，包括提供诸如供电功能和接地等实用功能。引脚以内是由填入字母x的方框所示的边界寄存器单元15。这些单元可用作输入或输出边界寄存器单元。每个单元是连到相邻单元的单个移位寄存器级。这样，每个单元链接到其它单元，而形成如图3所示的边界扫描寄存器。在选择此边界扫描寄存器作为TDI与TDO引脚之间的串行路径时，可观察到边界单元输入和输出，即芯片输入和输出。返回图1，测试接入端口(TAP)控制器17是边界扫描系统的中心。TAP控制器包括以TCK引脚19定时的状态机。IEEE标准1149.1指示，在TAP控制器的状态机中应有16个状态，它们如图2的流程图所示进行操作。块中以0或1所示的每个状态指示TAP控制器17的TMS引脚21上的信号。TMS为测试模式选择的缩写。在图2中，块25这一列为数据列，而块27这一列为指令列。数据列指DR的数据寄存器的一系列步骤，而指令列的标注指的是指令寄存器IR的一系列步骤。返回图1，所示的指令寄存器23直接连到TAP控制器17，而示出从TAP控制器中移去了数据寄存器25。将参考图3更全面地讨论指令寄存器IR和数据寄存器DR。参考图2，左上方的块31为接收来自图1的TMS引脚21的输入的初始化状态。在一种模式下，使图1的寄存器25中的所有测试逻辑都无效。在另一种模式下，使能RUN-TEST/IDLE(运行-测试/空闲)块33。当被TMS引脚触发时，控制器进到块35所示的SELECT-DR-SCAN(选择-DR-扫描)状态。块35触发接入数据列25或接入指令列27。在接入数据列时，控制器实现块37所示的CAPTURE-DR状态，即测试数据寄存器的序列。由另一选择信号，SELECT-DR-SCAN块35可触发指令列37的动作，其中SELECT-IR-SCAN(选择-IR-扫描)块55移入CAPTURE-IR(俘获-IR)状态块57，块57可以是指令寄存器的扫描序列。另一方面，由另一TMS信号，控制器可利用沿线56所发送的信号环回由块31所示的TEST-LOGIC-RESET(测试-逻辑-复位)状态。CAPTURE-IR状态需要图1的指令寄存器23安装测试目的用逻辑值的模式。从CAPTURE-IR块57退出而到达SHIFT-IR(移位-IR)块59或到达EXIT1-IR(退出1-IR)块61，其中进一步分支到PAUSE-IR(暂停-IR)块63或在另一种模式下到达UPDATE-IR(更新-IR)块65。另一方面，PAUSE-IR块63可引向EXIT2-IR(退出2-IR)块67，块67将环回或进到UPDATE-IR块65。返回图2，CAPTURE-DR(俘获-DR)块37安装由指令寄存器中的当前指令选中的测试数据寄存器。这导致EXIT1-DR(退出1-DR)块39或直接到达SHIFT-DR(移位-DR)块41，在块41中可能发生循环预定数目的循环。EXIT1-DR块39导致其中可发生循环预定数目的时钟循环的PAUSE-DR(暂停-DR)块43或UPDATE-DR(更新-DR)45。在完成通过PAUSE-DR状态43的循环时，进入EXIT2-DR(退出2-DR)状态47，从而终止暂停状态。从EXIT2-本文档来自技高网...

【技术保护点】
一种集成电路的边界扫描测试设备，其特征在于包括， 连到集成电路芯片的功能引脚的多个边界扫描单元， 连到包括ＴＭＳ和ＴＣＫ引脚的专用边界扫描引脚的测试接入端口控制器， 与测试进入端口控制器进行通信并连到包括ＴＤＩ和ＴＤＯ引脚的专用边界扫描引脚的指令寄存器， 都并联在ＴＤＩ和ＴＤＯ引脚之间的边界寄存器，旁路寄存器、多个测试数据寄存器及地址寄存器，所有的所述寄存器都与指令寄存器进行通信，以及 适用于由指令寄存器来解码的软件指令组，所述指令组具有与目标测试数据寄存器的地址有关的第一指令及与地址无关且指向未在可寻址测试数据寄存器中的指定寄存器的第二指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S拉马默西，潭京仑，GS贡维尔，小J费伊，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[美国]