处理器子卡、适配其的电源板及系统板技术方案

本发明专利技术公开了一种处理器子卡、适配其的电源板及系统板，上述处理器子卡包括：烧结插座、可编程逻辑器件CPLD以及非易失存储器ROM，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结。本发明专利技术公开的处理器子卡、适配其的电源板及系统板，能够解决现有技术中处理器小系统模块的CPLD的逻辑版本和ROM固件版本不便于更新，以及处理器小系统模块不便于布局、维护及修复等问题。

【技术实现步骤摘要】

本专利技术涉及电子通信领域，尤其涉及一种处理器子卡、适配其的电源板及系统板。
技术介绍
目前，处理器小系统模块是所有系统板都必须包含的功能模块。它具有以下特点：(1)包含器件多，芯片的管脚多；(2)功耗和系统单板的其余功能模块相比要小很多。由于系统单板采用不同的处理器，所以处理器小系统模块选择的器件各不相同。但无论采用何种处理器，由于该系统非常复杂，走线和器件都十分密集，在单板的印制电路板(PCB)设计时，放置该模块的区域基本不能再放入其余模块，甚至其余模块的走线也无法通过该模块的区域。此外，在该模块出现异常时，系统母板基本无法正常工作。由于该模块包含的器件多，信号复杂，所以没有办法很快查到故障点。另外，即使找到故障点，该模块使用的大部分器件都是球栅阵列(BGA)封装的，很难更换。而且，该模块包含的可编程逻辑器件(CPLD)和非易失存储器(ROM)，分别需要烧结逻辑和固件版本才能正常工作。按现有技术，母板必须要在机框上取电并正常运行后，才能烧结逻辑和固件版本。一旦母板无法上电或正常运行，就无法完成该模块的逻辑和固件版本烧结。
技术实现思路
本专利技术提供一种处理器子卡、适配其的电源板及系统板，能够解决现有技术中处理器小系统模块的CPLD的逻辑版本和ROM固件版本不便于更新，以及处理器小系统模块不便于布局、维护及修复等问题。为了解决上述技术问题，本专利技术提供一种处理器子卡，包括：烧结插座、可编程逻辑器件CPLD以及非易失存储器ROM，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结。进一步地，所述处理器子卡，还包括第一连接器，用于连接系统母板或与处理器子卡适配的电源板。进一步地，所述处理器子卡，还包括处理器，所述处理器连接所述CPLD及所述ROM。进一步地，所述处理器子卡，还包括内存，所述内存连接所述处理器。本专利技术还提供一种上述处理器子卡适配的电源板，包括连接器，所述电源板通过所述连接器与所述处理器子卡相连，用于为所述处理器子卡的ROM和CPLD供电。进一步地，所述电源板，还包括电源接口及电源转换模块，所述电源转换模块连接所述电源接口及所述连接器。本专利技术还提供一种系统板，包括处理器子卡及系统母板。所述处理器子卡包括烧结插座、连接器、可编程逻辑器件CPLD以及非易失存储器ROM，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结；所述系统母板与所述处理器子卡相连，为所述处理器子卡提供时钟和电源的运行信号，所述处理器子卡为所述系统母板提供控制信号，控制所述系统母板上的功能模块。进一步地，所述处理器子卡还包括第一连接器，所述系统母板包括第二连接器，所述第一连接器连接所述第二连接器。进一步地，所述系统母板包括时钟模块、电源模块及主功能模块，所述主功能模块连接所述时钟模块及所述电源模块。根据本专利技术提供的处理器子卡、适配其的电路板以及系统板，大量管脚多、走线密集、功耗不大的器件被集中到处理器子卡上，能够使得与该处理
器子卡适配的母板获得更大的布线布局空间。处理器子卡集中了CPLD、处理器、内存等难定位亦难更换的器件，当此类器件出现故障，会造成系统板不能正常运行。使用本专利技术的处理器子卡的系统板，可在上述器件故障时，通过更换处理器子卡的方式解决上述问题。而且，极大地提高了维修的速度和修复后的可靠性。当CPLD逻辑版本和ROM固件版本需要烧结时，无需系统母板上电运行，只需要用与处理器子卡适配的电源板为处理器子卡供电，同时配合使用电脑及电缆，就可以完成逻辑及固件版本的更新，而普通的处理器子卡的系统母板是无法做到的。附图说明图1所示为本专利技术较佳实施例中处理器子卡与系统母板的功能模块分布示意图；图2所示为本专利技术较佳实施例提供的处理器子卡及系统母板的连接示意图；图3所示为本专利技术较佳实施例提供的电源板为处理器子卡供电的示意图；图4所示为本专利技术较佳实施例提供的处理器子卡与电源板的连接示意图。具体实施方式本专利技术较佳实施例提供的处理器子卡包括烧结插座、可编程逻辑器件(CPLD)以及非易失存储器(ROM)，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结。于较佳实施例中，处理器子卡还包括第一连接器，用于连接系统母板或与处理器子卡适配的电源板。于较佳实施例中，处理器子卡还包括处理器，处理器连接CPLD和ROM。于较佳实施例中，处理器子卡还包括处理器及内存，内存连接处理器，
处理器连接CPLD和ROM。本专利技术较佳实施例提供的系统板包括处理器子卡和系统母板。其中，处理器子卡包括烧结插座、连接器、CPLD以及ROM，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结。系统母板与处理器子卡相连，为处理器子卡提供时钟和电源等运行信号，处理器子卡为系统母板提供控制信号，控制系统母板上的功能模块。于较佳实施例中，处理器子卡还包括第一连接器，系统母板包括第二连接器，第一连接器连接第二连接器。于较佳实施例中，系统母板包括时钟模块、电源模块及主功能模块，所述主功能模块连接所述时钟模块及所述电源模块。本专利技术较佳实施例还提供一种与上述处理器子卡适配的电源板。电源板包括连接器，电源板通过所述连接器与所述处理器子卡相连，用于为所述处理器子卡的ROM和CPLD供电。于较佳实施例中，电源板还包括电源接口及电源转换模块，电源接口连接电源转换模块。以下参照图1及图2具体描述本专利技术实施例提供的处理器子卡和系统母板。参照图3及图4具体描述本专利技术实施例提供的处理器子卡和电源板。如图1所示，本专利技术较佳实施例提供的处理器子卡10包括处理器100、可编程逻辑器件(CPLD)102、非易失存储器(ROM)103、内存105、烧结插座104以及第一连接器101。系统母板20包括第二连接器202、主功能模块201、时钟模块203以及电源模块204。主功能模块201连接时钟模块203及电源模块204。第二连接器202连接主功能模块201。如图2所示，处理器子卡10的第一连接器101连接系统母板20的第二连接器202，处理器子卡10与系统母板20通过第一连接器101与第二连接器202进行连接。具体而言，处理器子卡10上的CPLD芯片102部分管脚和处理器100相连接，另外一些管脚经系统母板20的第二连接器202，和系统母板20上的各个功能模块(例如，主功能模块201)相连接。ROM 103和CPLD芯片
102相连，由CPLD的逻辑产生控制信号，访问ROM的存储空间。处理器100连接内存105、ROM 103及CPLD 102，处理器100与内存105、CPLD 102及ROM 103之间通过控制/数据信号进行通信。CPLD 102的边界扫描信号引脚连接至烧结插座104，ROM 103的相关信号引脚连接到本文档来自技高网...

【技术保护点】
一种处理器子卡，其特征在于，包括：烧结插座、可编程逻辑器件CPLD以及非易失存储器ROM，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结。

【技术特征摘要】
1.一种处理器子卡，其特征在于，包括：烧结插座、可编程逻辑器件CPLD以及非易失存储器ROM，所述CPLD的边界扫描信号引脚连接至所述烧结插座，所述ROM连接至所述CPLD，通过所述烧结插座控制所述CPLD的边界扫描信号完成所述CPLD和/或所述ROM的烧结。2.如权利要求1所述的处理器子卡，其特征在于：还包括第一连接器，用于连接系统母板或与处理器子卡适配的电源板。3.如权利要求1所述的处理器子卡，其特征在于：还包括处理器，所述处理器连接所述CPLD及所述ROM。4.如权利要求3所述的处理器子卡，其特征在于：还包括内存，所述内存连接所述处理器。5.一种与权利要求1至4中任意一项所述的处理器子卡适配的电源板，其特征在于：包括连接器，所述电源板通过所述连接器与所述处理器子卡相连，用于为所述处理器子卡的ROM和CPLD供电。6.如权利要求5所述的电源板，其特征在于：还包括电源接口...

【专利技术属性】
技术研发人员：过乾，吴枫，王剑波，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44