半导体试验装置的校准方法制造方法及图纸

本发明专利技术的目的在于提供一种能降低成本、简化作业内容、缩短作业时间的半导体试验装置的校准方法。在多个驱动器的每一个与多个比较器的每一个以１对１的方式相对应的状态下，在对于彼此以１对１的方式相对应的时钟信号和选通信号来说以某一方为基准调整了另一方的相位后，取得时钟信号相互间的相对的相位差或选通信号相互间的相对的相位差，根据该相对的相位差来调整多个时钟信号和多个选通信号的相位。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在半导体试验装置的引脚电子线路中调整驱动器和比较器的工作时序的。
技术介绍
在半导体试验装置的引脚电子线路中包含了对被测定器件施加信号的驱动器及判定与该信号对应地从被测定器件输出的信号的逻辑的比较器。驱动器进行与被输入的时钟信号同步的信号的输出工作。此外，比较器进行与被输入的选通信号同步的判定工作。但是，在半导体试验装置的初始状态下，由于被测定器件的各个输入输出引脚的信号路径的时间长度中存在离散性，故从驱动器输出信号的时序或由比较器进行的判定时序偏离了预期的时序。因此，在对被测定器件实施各种试验前，要进行时序校准。图73是示出进行半导体试验装置的时序校准的现有的结构的图。在图73中，半导体试验装置本体90经在性能板92中具备的专用的电缆93连接到插座板94上。例如，在对具有BGA(球栅格阵列)类型的封装体的被测定器件进行各种试验的情况下，使用在表面上设置了多个装有弹簧的引脚的插座板94。测试板96是为了使从基准驱动器/比较器(DR/CP)部98引出的探针99与在插座板94的表面上设置的这些装有弹簧的引脚接触的作业变得容易而使用的，具有在内部导电性地连接分别在表面和背本文档来自技高网...

【技术保护点】
一种半导体试验装置的校准方法，在该方法中进行具备驱动器和比较器的半导体试验装置的时序校准，其中，上述驱动器进行与时钟信号同步的信号的生成工作，上述比较器进行与选通信号同步的比较工作，其特征在于，具有下述步骤：第１步骤，在进行了ｍ个分 组以便包含２个以上的多个上述驱动器和多个上述比较器的至少一方的状态下，将一个上述比较器作为共同比较器，以与该共同比较器对应的上述选通信号为基准，将各组中包含的一个上述驱动器作为组内共同驱动器，调整与该组内共同驱动器对应的上述时钟信号的相位；第２步骤，在上述ｍ个组的每一组中，以与上述组内共同驱动器对应的上述时钟信号为基准，调整与相同的组中包含的上述比较...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢羽彻，
申请(专利权)人：株式会社艾德温特斯特，
类型：发明
国别省市：JP[日本]