漏电流校正电路制造技术

一种漏电流校正电路，用于降低流入处于高阻抗状态的电路的输出端的漏电流。该结构包含：一校正部分，其包含电流检测电路，用于检测漏电流和输出一等于该漏电流的电流；和一电流供给电路，用于接收来自所述电流检测电路的输出电流作为输入和使一电流流动，用以补偿流入到处于高阻抗状态的电路的输出端的所述漏电流。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于测试半导体器件的半导体测试装置，更确切地说涉及一种用于降低在用作被测试器件的负载的可编程负载电路或类似电路中的漏电流的漏电流校正电路。在半导体测试装置的测试头上专用于被测试器件(下文称为‘DUT’)的输入/输出引脚的电子电路被称为引脚电子电路。该引脚电子电路包含一驱动器，用于向DUT的引脚施加预定的信号；比较器，用于确定由DUT输出的信号的电平(高或低)以及可编程负载电路，当由DUT输出信号时用作负载。用于可编程负载电路的负载状态可以由一控制整个半导体测试装置的处理器来改变，以及某一负载可按DUT规定的的技术条件来形成。附图说明图1是可编程负载电路的例举性结构的电路图。在图1中，引脚电子电路包含一驱动器3，比较器4，以及可编程负载电路1，为进行测试将DUT2连接到该引脚电子电路。可编程负载电路1包含由4个二极管D3-D6组成的二极管桥式电路；用作DUT2的负载的笫一电流源14和笫二电流源15；可编程电压源20，其用于向二极管桥式电路提供阈值电压Vth，该电压用作选择笫一电流源14还是笫二电流源15(两者用作DUT2的负载)的判别标准；晶体管Q5-Q8，用作将笫一电流源14和笫二电流源15连接到二极管桥式电路或连接到地电位的开关；第一可调电压源18(负电压源)，用于当可编程负载电路1断开(OFF)时使节点A放电；笫二可调电压源19(正电压源)，用于当可编程负载电路1断开(OFF)时向节点B充电；二极管D1，用作将节点A与笫一可调电压源18连通的开关；二极管D2，用作将节点B与第二可调电压源19连通的开关；ON/OFF信号源11，用于输出一用于控制可编程负载电路1接通/断开(ON/OFF)的信号；笫三电流源16，用于当可编程负载电路1断开时，将在节点B处的电压引入到第二可调电压源19的输出电压端Vp；笫四电流源17，用于当可编程负载电路1断开时，将在节点A处的电压引入到第一可调电压源18的输出电压端Vm；晶体管Q1Q4，用作转换笫三电流源16和第四电流源17的电流通路的开关；以及笫一电平移动电路12和笫二电平移动电路13，用于根据ON/OFF信号源1的输出信号驱动晶体管Q1-Q8。可编程负载电路1的接通(ON)是指处于这样一种状态，即其中笫一电流源14或笫二电流源15连接到DUT2作为负载，而可编程负载电路1的断开(OFF)是指处于这样一种状态，即其中笫一电流源14和笫二电流源15分别连接到地电位并且没有负载连接到DUT2。此外，可编程电压源20的输出电压Vth，笫一电流源14的输出电流I1以及笫二电流源15的输出电流I2每个都是可变的，并可通过编程处理设置为预定的数值。按照这种结构，当由DUT2输出信号时，驱动器3的输出维持高阻抗状态，可编程负载电路1被置于接通(ON)状态。利用ON/OF信号源11的输出信号控制可编程负载电路1的ON/OF，使得当由ON/OF信号源11的输出信号为高电平时，可编程负载电路1接通(ON)。当由ON/OF信号源11的输出信号为高电平时，笫一电平移动电路12向晶体管Q1和Q6提供基极电流而笫二电平移动电路13向晶体管Q3和Q8提供基极电流。同时晶体管Q2、Q4、Q5和Q7关断(OFF)，而晶体管Q1、Q3、Q6和Q8导通(ON)。当晶体管Q1、Q3导通(ON)时，笫三电流源16和第四电流源17分别通过晶体管Q1和Q3连接到地电位。当由DUT2输出的信号为高电平时，在这样一种状态，电流I2由DUT2经过二极管D6流到第二电流源15，这是由于DUT2的输出电压高于阈值电压Vth。另一方面，当由DUT2输出的信号为低电平时，在这样一种状态，电流I1由第一电流源14经过二极管D4流到DUT2，这是由于DUT2的输出电压低于阈值电压Vth。因此，连接到DUT2的输出端上的负载根据其输出电压转换，以及负载的数值由第一电流源14的输出电流I1和第二电流源15的输出电流I2来确定。可编程电压源20、第一电流源14和第二电流源15的输出值可以通过编程处理来改变，用作负载的电流值I1、I2可以根据DUT2的技术条件来改变。另一方面，当DUT2转换到信号输入状态时，由驱动器3向DUT2输出信号，以及DUT2的输出被置于高阻抗状态。此外，由于无需接负载，可编程负载电路1置于OFF。当由ON/OF信号源11的输出信号为低电平时可编程负载电路1关断。当由ON/OF信号源11的输出信号为低电平时，第一电平移动电路12向晶体管Q2和Q5提供基极电流，而第二电平移动电路13向晶体管Q4和Q7提供基极电流。在这个过程中，晶体管Q1、Q3、Q6和Q8分别关断(OFF)，而晶体管Q2、Q4、Q5和Q7分别导通(ON)。当晶体管Q2、Q4导通(ON)时，第三电流源16和节点B通过晶体管Q2连通，向在节点B处的寄生电容充电到(Vp加上二极管D2的正向压降VF。)此外，第四电流源17和节点A通过晶体管Q4连通，使在节点A处的寄生电容放电到(Vm减去二极管D5的正向压降VF。)。另一方面，当晶体管Q5、Q7导通(ON)时，第一电流源14和地电位通过晶体管Q5连通，而第二电流源15和地电位通过晶体管Q7连通。因此，DUT2与第一电流源14和第二电流源15(作为DUT2的负载)的连接被断开。在这种可编程的负载电路和具有引脚电子电路的驱动器中，希望漏电流较小以保证在输出禁止(disable)状态时更高的测试精度。利用图1所示的可编程的负载电路1中，在禁止(disable)状态时即当可编程的负载电路1关断(OFF)时，漏电流Ileakage表示为Ileakage＝ID4-ID6。图1所示的可编程的负载电路是这样一种电路，其通过反向偏置二极管或晶体管将输出置于高阻抗状态。当在这一电路中使用高速二极管、晶体管或类似元件时，由于反向偏置使漏电流增加，这是因为一般趋势是速度越快的元件呈现越低的反向耐压所致。由于这一原因，当测量DUT2的电源电流(消耗电流)时，引脚电子电路的漏电流影响DUT2的各个引脚，引起半导体测试装置的测量精度下降。本专利技术正是为解决在在先技术中的上述固有问题，其目的是提供一种漏电流校正电路，其能够降低流入到可编程的负载电路或驱动器中的漏电流，从而改进半导体测试装置的测量精度。本专利技术涉及一种漏电流校正电路，用于降低流入到处于高阻抗状态的电路中的漏电流，其中该漏电流校正电路的构成具有一校正电路，用于检测漏电流和使一用于补偿漏电流的电流流入电路的输出端。按照这种方式，利用由校正电路流出的电流补偿流入该电路的输出端的漏电流，因此能够降低漏电流。图1是表示可编程负载电路的例举性结构的电路示意图；图2是表示根据本专利技术的一种漏电流校正电路结构的电路示意图；图3是表示根据本专利技术的漏电流校正电路的第一实施例的结构的电路示意图；图4是表示根据本专利技术的漏电流校正电路的第二实施例的结构的电路示意图；图5是表示包含在该漏电流校正电路中的电流镜像电路的另一例举性结构的电路示意图。下面参照附图介绍本专利技术。图2是表示根据本专利技术的一种漏电流校正电路结构的电路示意图。图2表示的电路结构其中将根据本专利技术的一种漏电流校正电路附加到图1中所示驱动器3上。在图2中，驱动器3包含晶体管Q11和Q12，用于将预定的信号提供到本文档来自技高网...

【技术保护点】
一种漏电流校正电路，用于降低流入处于高阻抗状态的电路的输出端的漏电流，包含： 一校正电路，用于检测漏电流和使一电流流动，用以补偿流入到该电路的输出端的所述漏电流。

【技术特征摘要】
1一种漏电流校正电路，用于降低流入处于高阻抗状态的电路的输出端的漏电流，包含一校正电路，用于检测漏电流和使一电流流动，用以补偿流入到该电路的输出端的所述漏电流。2根据权利要求1所述的漏电流校正电路，其中所述校正电路包含电流检测电路，用于检测漏电流和输出一等于该漏电流的电流；以及电流供给电路，用于接收来自所述电流检测电路输出电流作为输入和使一电流流动，用以补偿流入到所述电路的输出端的所述漏电流。3根据权利要求2所述的漏电流校正电路，其中所述电流检测电路是一电流镜像电路。4根据权利要求2所述的漏电流校正电路，其中所述电流提供电路是一电流镜像电路。5根据权利要求1所述的漏电流校正电路，其中所述校正电路包含第一电路，用于检测漏电流和输出一等于该漏电流...

【专利技术属性】
技术研发人员：盐塚弘幸，
申请(专利权)人：株式会社艾德温特斯特，
类型：发明
国别省市：JP[日本]