测试装置及测试方法制造方法及图纸

一种测试装置及测试方法，用于测试电子元件的测试装置。测试装置包括：多个信号提供部，根据所输入的输入信号，输出用于测试电子元件的输出信号；循环电路，使输出信号进行循环，并作为输入信号输入到用于输出各个输出信号的信号提供部；计数器部，在各个信号提供部，对从输入信号被输入开始到循环信号被输入为止的周期进行测定；以及控制部，用于控制信号提供部将输出信号进行输出的时序，以使计数器部所测定的各个信号提供部的周期大致相同。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种对电子元件进行测试的测试装置。对认可参照文献的成员国，可将下述申请中所记述的内容利用参照加入本申请中，做为本申请之记述的一部分。日本专利特愿2003-322091申请日2003年9月12日
技术介绍
在公知技术中，对半导体电路等电子元件进行测试的测试装置，通过在电子元件上施加一定的图案而进行测试。测试装置包括向电子元件施加预先所确定的图案和测试速率等的测试模块、用于控制测试模块向电子元件施加图案等的时序之时序控制模块。测试模块依据应测试之电子元件而设置有多个接脚，而且时序控制模块设置有多个像用于产生测试开始时序的模块、用于产生图案施加时序的模块等这样的模块。在公知技术中，时序控制模块依据其机能而分别构成。因为目前并不了解与本专利技术相关的专利文献，所以省略其说明。如前所述，在公知技术中，因为是将时序控制模块依据其机能而构成，所以需要制造多个种类的时序控制模块，导致制造成本的上升。而且，各个时序控制模块的通用性低，使电子元件的测试效率低下。为了解决这种问题，考虑在各个模块设置能够实现全部机能的结构，并使各模块的机能可以转换。从而，可只由同种的模块进行电子元件的测试。但是，测试电子元件所必需的机能涉及多种，而且为了实现各个机能需要多个接脚，如要以一个模块实现所有的机能，会使模块的接脚数变得庞大，是不实用的。因此，考虑利用具有同一构成的多个模块，实现所有的机能。但是，在这种情况下，又产生必须取得各个模块间的同步之问题。而且，作为其它的课题，在由不同的制造方法所制造的测试模块间，有时从信号的输入到输出的时间等的特性不同，所以难以同时使用这些测试模块。而且，时序控制模块要从多个测试模块分别获取故障数据等，且将对多个故障数据进行逻辑运算并汇总的多条数据，对多个测试模块进行分配。即使在这种情况下，各个汇总处理、各个分配处理，也需要同步进行。在如上所述，测试装置利用多个信号提供部30、多个测试模块14进行电子元件的测试之情况下，需要由它们之间的信号的授受而取得同步。而且，为了进行各个汇总处理、分配处理，需要多个缓存器，导致电路规模和成本的增大。所以，需要降低缓存器数目。而且，为了进行汇总处理、分配处理，需要多根信号线，但如在半导体基板上形成多根信号线，则需要对电路设置进行研讨。
技术实现思路
为了解决上述课题，在本专利技术的第一形态中提供了一种测试装置，为用于测试电子元件的测试装置，包括多个信号提供部，根据所输入的输入信号，输出用于测试电子元件的输出信号；循环电路，使输出信号进行循环，并作为输入信号输入到用于输出各个输出信号的信号提供部；计数器部，在各个信号提供部，对从输入信号被输入开始到循环信号被输入为止的周期进行测定；以及，控制部，用于控制信号提供部将输出信号进行输出的时序，以使计数器部所测定的各个信号提供部的周期大致相同。测试装置还可具有用于产生基准时钟的基准时钟产生部，以及向电子元件提供用于电子元件测试的测试图案之多个测试模块；各个信号提供部可将基准时钟作为输入信号接收，并根据所接收的基准时钟，产生使测试模块工作的时序信号，且使基准时钟和时序信号同步输出；循环电路可使信号提供部输出的基准时钟进行循环，并作为输入信号输入到该信号提供部。各个信号提供部可产生相位不同的多个时序信号；控制部可通过对将信号提供部产生的多个时序信号中的任一个时序信号提供到各个测试模块进行切换，而控制各个测试模块向电子元件提供测试图案的时序。各个信号提供部还包括基准时钟通过路径，从基准时钟产生部接收基准时钟，并向循环电路输出；产生电路，用以从基准时钟通过路径的第一分配点被分配以基准时钟，并根据所分配的基准时钟产生多个时序信号；第一矩阵电路，选择产生电路所产生的多个时序信号中的任一个时序信号；以及，同步电路，在基准时钟通过路径中从设置于第一分配点下游的第二分配点被分配以基准时钟，并与所分配的基准时钟同步，向测试模块输出第一矩阵电路所选择的时序信号；其中，循环电路可接收通过第二分配点的基准时钟，并使所接收的基准时钟进行循环。各个信号提供部还可具有基准时钟用可变延迟电路，用于使基准时钟通过路径上所设置之基准时钟延迟；其中，控制部可通过根据计数器部所测定的各个信号提供部的周期，对各个基准时钟用可变延迟电路的延迟时间进行控制，而使对同步电路分配基准时钟的时序大致相同。基准时钟通过路径可具有多个分配点，用于将基准时钟分配到信号提供部的各个区块，且在多个分配点中的最下游具有第二分配点。循环电路可依次选择多个信号提供部输出的基准时钟并使其循环；计数器部可测定与循环电路所依次循环的基准时钟对应之信号提供部的周期。循环电路可使依次选择的各个基准时钟，沿大致相同的路径进行循环，并输入到信号提供部。测试装置还可具有基准时钟分配电路，其接收基准时钟产生部产生的基准时钟，并将所接收的基准时钟分配到各个信号提供部；其中，循环电路可将依次选择的各个基准时钟，沿同一路径在基准时钟分配电路中进行循环；且基准时钟分配电路可将从循环电路所接收的基准时钟，输入对应的信号提供部。循环电路可使从信号提供部接收的基准时钟连续循环；计数器部可通过对基准时钟循环次数进行计数，而测定该信号提供部的周期。测试装置可从多个测试模块向电子元件提供测试图案；控制部可使向多个测试模块提供时序信号之信号提供部的周期大致相同，其中上述多个测试模块向电子元件提供测试图案。在本专利技术的第二形态中提供一种测试方法，是一种在具有根据所输入的输入信号，输出用于测试电子元件的输出信号之多个信号提供部的测试装置中，对信号提供部输出了输出信号的时序进行调整的测试方法；包括循环阶段，使输出信号进行循环，并作为输入信号输入到用于输出各个输出信号的信号提供部；测定阶段，在各个信号提供部，对从输入信号被输入开始到循环信号被输入为止的周期进行测定；以及，控制阶段，用于控制信号提供部将输出信号进行输出的时序，以使测定阶段所测定的各个信号提供部的周期大致相同。多个返回电路可通过时序提供部，将故障时序信号提供到各个测试模块。测试装置还可具有接收多个返回电路输出的故障时序信号，并根据多个故障时序信号进行逻辑运算之汇总电路；多个时序提供部可将汇总电路的逻辑运算结果提供到对应的测试模块。另外，上述专利技术的概要并未列举本专利技术的所有必要特征，这些特征群的子集也可成为专利技术。如利用本专利技术，可使多个信号提供部对输出时序信号的时序进行调整。为让本专利技术之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。附图说明图1所示为关于本专利技术的实施方式之测试装置100的构成的一个例子。图2所示为开关矩阵20之构成的一个例子。图3所示为信号提供部30及时钟控制电路70之构成的一个例子。图4所示为循环电路110之构成的一个例子。图5所示为基准时钟分配电路80之构成的一个例子。图6为在从图3至图5中所说明的，多个信号提供部30输出时序信号的时序之调整方法的一个例子的流程图。图7所示为时序信号和基准时钟的关系。图7A所示为不对基准时钟用可变延迟电路36的延迟量进行调整之情况的一个例子，图7B所示为对基准时钟用可变延迟电路36的延迟量进行调整之情况的一个例子。图8所示为相位调整电路50之构成的一个例子。图9所示为产生电路48及本文档来自技高网...

【技术保护点】
一种测试装置，用于测试电子元件，其特征是该测试装置包括：多个信号提供部，根据所输入的输入信号，输出用于测试该电子元件的输出信号；循环电路，使该输出信号进行循环，并做为该输入信号，输入到用以输出各该输出信号的该信号提供部； 计数器部，在各该信号提供部，对从该输入信号被输入开始到该循环信号被输入为止的周期进行测定；以及控制部，用于控制该信号提供部将该输出信号进行输出的时序，以使该计数器部所测定的各该信号提供部的该周期大致相同。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：上林弘典，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP[日本]