一种半导体封装体和芯片封装体制造技术

本申请公开了一种半导体封装体和芯片封装体，该半导体封装体包括：晶圆、第一塑封层和电连接结构，晶圆包括阵列排布的多个芯片，且相邻芯片之间设置有划片槽；第一塑封层连续覆盖所有芯片的侧面和功能面、以及划片槽，且每个芯片的功能面上的焊盘从第一塑封层中露出；电连接结构包括第一导电层和多个第一导电柱；第一导电层位于第一塑封层远离功能面一侧，且与对应位置处的焊盘电连接；多个第一导电柱位于第一导电层上，且与划片槽的位置一一对应；当沿划片槽切割掉划片槽位置处的晶圆、第一塑封层和部分第一导电柱后，第一导电柱的外侧面露出。通过上述方式，本申请能够将芯片功能面上的焊盘从芯片的侧面引出，且保持半导体封装体的结构强度。

【技术实现步骤摘要】
一种半导体封装体和芯片封装体
本申请涉及半导体
，特别是涉及一种半导体封装体和芯片封装体。
技术介绍
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，ThroughSiliconVia)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接。但是，在芯片上打孔后会影响芯片的强度降低芯片的良品率，导致封装过程中的半导体封装体的良品率和可靠性降低。
技术实现思路
本申请主要解决的技术问题是提供一种半导体封装体和芯片封装体，能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装体，该半导体封装体包括：晶圆、第一塑封层和电连接结构，其中，晶圆包括阵列排布的多个芯片，且相邻所述芯片之间设置有划片槽；第一塑封层连续覆盖所有所述芯片的侧面本文档来自技高网...

【技术保护点】
1.一种半导体封装体，其特征在于，包括：/n晶圆，包括阵列排布的多个芯片，且相邻所述芯片之间设置有划片槽；/n第一塑封层，连续覆盖所有所述芯片的侧面和功能面、以及所述划片槽，且每个所述芯片的所述功能面上的焊盘从所述第一塑封层中露出；/n电连接结构，包括第一导电层和多个第一导电柱；所述第一导电层位于所述第一塑封层远离所述功能面一侧，且与对应位置处的所述焊盘电连接；所述多个第一导电柱位于所述第一导电层上，且与所述划片槽的位置一一对应；/n当沿所述划片槽切割掉所述划片槽位置处的所述晶圆、所述第一塑封层和部分所述第一导电柱后，所述第一导电柱的外侧面露出。/n

【技术特征摘要】
1.一种半导体封装体，其特征在于，包括：
晶圆，包括阵列排布的多个芯片，且相邻所述芯片之间设置有划片槽；
第一塑封层，连续覆盖所有所述芯片的侧面和功能面、以及所述划片槽，且每个所述芯片的所述功能面上的焊盘从所述第一塑封层中露出；
电连接结构，包括第一导电层和多个第一导电柱；所述第一导电层位于所述第一塑封层远离所述功能面一侧，且与对应位置处的所述焊盘电连接；所述多个第一导电柱位于所述第一导电层上，且与所述划片槽的位置一一对应；
当沿所述划片槽切割掉所述划片槽位置处的所述晶圆、所述第一塑封层和部分所述第一导电柱后，所述第一导电柱的外侧面露出。


2.根据权利要求1所述的半导体封装体，其特征在于，还包括：
保护层，覆盖所述第一导电层远离所述功能面的一侧表面，以及所述多个第一导电柱相对设置的侧面，所述多个第一导电柱远离所述芯片一侧表面从所述保护层中露出。


3.根据权利要求2所述的半导体封装体，其特征在于，
所述保护层为光刻胶层，所述保护层远离所述芯片的一侧与所述第一导电柱远离所述芯片的一侧齐平。


4.根据权利要求1所述的半导体封装体，其特征在于，还包括：
保护层，覆盖所述第一导电层远离所述芯片的一侧表面，以及所述多个第一导电柱相对的侧面和远离所述芯片的一侧表面。


5.根据权利要求4所述的半导体封装体，其特征在于，
所述保护层为...

【专利技术属性】
技术研发人员：戴颖，李骏，
申请(专利权)人：南通通富微电子有限公司，
类型：发明
国别省市：江苏;32