一种半导体封装器件制造技术

本申请公开了一种半导体封装器件，属于半导体技术领域。本申请公开的半导体器件中第一封装元件的电连接结构与主芯片的焊盘电连接，且具有从第一封装元件的上下表面露出的部分，进而通过焊料将该外露的部分与其他第一封装元件以及封装基板电连接，以使多个主芯片与封装基板之间相互电连接。其中，第一封装元件在堆叠时以层叠的方式并未交错，因此节约了横向空间，减小了整体的体积，主芯片上并未打孔提高了主芯片的良品率和可靠性，相互层叠的第一封装元件通过焊料互连并与封装基板连接，使封装器件内部的连接更牢固，可靠性更高。

A semiconductor package device

【技术实现步骤摘要】
一种半导体封装器件
本申请涉及半导体
，特别是涉及一种半导体封装器件。
技术介绍
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，ThroughSiliconVia)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接；或者，采用交错层叠的方式，将芯片正面的焊盘露出，进而通过打线的方式使芯片与芯片之间的焊盘能够电连接。但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题。
技术实现思路
本申请主要解决的技术问题是提供一种半导体封装器件，能够减小主芯片堆叠后所占用的空间并提高主芯片与封装基板连接的可靠性。为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装器件，包括：封装基本文档来自技高网...

【技术保护点】
1.一种半导体封装器件，其特征在于，包括：/n封装基板；/n多个第一封装元件，层叠设置于所述封装基板上，所述第一封装元件包括主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接，且具有从所述第一封装元件的上下表面外露的部分；/n其中，在层叠方向上，相邻所述第一封装元件中外露的所述电连接结构通过焊料相互电连接，且最靠近所述封装基板的所述第一封装元件中外露的所述电连接结构通过焊料与所述封装基板电连接。/n

【技术特征摘要】
1.一种半导体封装器件，其特征在于，包括：
封装基板；
多个第一封装元件，层叠设置于所述封装基板上，所述第一封装元件包括主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接，且具有从所述第一封装元件的上下表面外露的部分；
其中，在层叠方向上，相邻所述第一封装元件中外露的所述电连接结构通过焊料相互电连接，且最靠近所述封装基板的所述第一封装元件中外露的所述电连接结构通过焊料与所述封装基板电连接。


2.根据权利要求1所述的半导体封装器件，其特征在于，
所述第一封装元件还包括第一塑封层和保护层；
其中，所述第一塑封层位于所述主芯片的侧面和功能面，所述主芯片的所述焊盘从所述第一塑封层中露出，所述电连接结构具有从所述第一塑封层的上下表面外露的部分；所述保护层位于所述第一塑封层远离所述主芯片的一侧，且所述保护层未覆盖所述电连接结构从所述第一塑封层表面外露的部分，以使相邻所述第一封装元件的所述电连接结构能够相互电连接。


3.根据权利要求2所述的半导体封装器件，其特征在于，
所述电连接结构覆盖所述第一塑封层远离所述主芯片的一侧表面以及所述第一塑封层的侧面。


4.根据权利要求2所述的半导体封装器件，其特征在于，
位于所述主芯片侧面的所述第一塑封层设置有至少一个过孔，所述电连接结构覆盖所述第一塑封层远离所述主芯片的一侧表面以及...

【专利技术属性】
技术研发人员：陶玉娟，姜艳，
申请(专利权)人：南通通富微电子有限公司，
类型：发明
国别省市：江苏;32