一种半导体封装体和芯片封装体制造技术

本申请公开了一种半导体封装体和芯片封装体，该半导体封装体包括：可去除的载板、多个芯片、多个第一导电柱、第一塑封层和第一导电层，间隔设置的多个芯片位于载板的一侧表面，且芯片的非功能面与载板贴合；多个第一导电柱分别位于相邻芯片之间的间隔区域内；第一塑封层，覆盖所有芯片的侧面和功能面，每个芯片的功能面上的焊盘、以及多个第一导电柱远离载板一侧表面从第一塑封层中露出；第一导电层，覆盖第一塑封层远离功能面一侧，且与焊盘和多个第一导电柱电连接；当去除载板，对相邻芯片之间进行切割后，第一导电柱具有从侧面露出的表面。通过上述方式，本申请能够将芯片功能面上的焊盘从芯片的侧面引出，且保持半导体封装体的结构强度。

【技术实现步骤摘要】
一种半导体封装体和芯片封装体
本申请涉及半导体
，特别是涉及一种半导体封装体和芯片封装体。
技术介绍
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，ThroughSiliconVia)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接。但是，在芯片上打孔后会影响芯片的强度降低芯片的良品率，导致封装过程中的半导体封装体的良品率和可靠性降低。
技术实现思路
本申请主要解决的技术问题是提供一种半导体封装体和芯片封装体，能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装体，该半导体封装体包括：可去除的载板、多个芯片、多个第一导电柱、第一塑封层和第一导电层，其中，间隔设置的多个芯片位于所述载板的一侧表面，且所述芯片的本文档来自技高网...

【技术保护点】
1.一种半导体封装体，其特征在于，包括：/n可去除的载板；/n间隔设置的多个芯片，位于所述载板的一侧表面，且所述芯片的非功能面与所述载板贴合；/n多个第一导电柱，分别位于相邻所述芯片之间的间隔区域内；/n第一塑封层，覆盖所有所述芯片的侧面和功能面，每个所述芯片的所述功能面上的焊盘、以及所述多个第一导电柱远离所述载板一侧表面从所述第一塑封层中露出；/n第一导电层，覆盖所述第一塑封层远离所述功能面一侧，且与所述焊盘和所述多个第一导电柱电连接；/n当去除所述载板，对相邻所述芯片之间进行切割后，所述第一导电柱具有从侧面露出的表面。/n

【技术特征摘要】
1.一种半导体封装体，其特征在于，包括：
可去除的载板；
间隔设置的多个芯片，位于所述载板的一侧表面，且所述芯片的非功能面与所述载板贴合；
多个第一导电柱，分别位于相邻所述芯片之间的间隔区域内；
第一塑封层，覆盖所有所述芯片的侧面和功能面，每个所述芯片的所述功能面上的焊盘、以及所述多个第一导电柱远离所述载板一侧表面从所述第一塑封层中露出；
第一导电层，覆盖所述第一塑封层远离所述功能面一侧，且与所述焊盘和所述多个第一导电柱电连接；
当去除所述载板，对相邻所述芯片之间进行切割后，所述第一导电柱具有从侧面露出的表面。


2.根据权利要求1所述的半导体封装体，其特征在于，还包括：
第一钝化层，位于所述第一塑封层表面，且在对应所述焊盘和所述第一导电柱的位置设有第一开口；
所述第一导电层位于所述第一钝化层表面且通过所述第一开口与所述焊盘和所述第一导电柱电连接。


3.根据权利要求2所述的半导体封装体，其特征在于，还包括：
保护层，覆盖所述第一导电层远离所述功能面的一侧表面，且填充所述第一开口。


4.根据权利要求3所述的半导体封装体，其特征在于，
所述保护层为光刻胶层或刷胶形成的绝缘胶层，所述保护层覆盖所述第一导电层且所述保护层远离所述第一导电层的一侧平整。


5.根据权利要求3所述的半导体封装体，其特征在于，
所述第一开口内的所述第一导电层的宽度小于所述第一导电柱的宽度，所述保护层包括：
平坦化层，覆盖所述第一导电层且填充所述第一开口，所述平坦化层远离所述第一导...

【专利技术属性】
技术研发人员：戴颖，李骏，
申请(专利权)人：南通通富微电子有限公司，
类型：发明
国别省市：江苏;32