一种三维铁电场效应晶体管存储单元、存储器及制备方法技术

一种三维铁电场效应晶体管存储单元、存储器及制备方法，该存储单元包括：栅电极层(4)；所述栅电极层(4)的厚度方向上设置有贯穿的第一通孔(14)；从所述第一通孔(14)的内壁向靠近轴线的方向上，依次覆盖有第一介质层(9)、铁电薄膜层(10)、第二介质层(11)和沟道层(12)；所述第一介质层(9)和第二介质层(11)均为绝缘材质，用于避免所述铁电薄膜层(10)与所述栅电极层(4)和沟道层(12)接触。该存储单元中，铁电薄膜层(10)不与栅电极(4)和沟道层(12)接触，避免了界面反应和元素扩散，从而保证了铁电薄膜层(10)和存储单元的质量和性能，减小了存储器中各存储单元之间的差异性，提高存储器的可靠性。

【技术实现步骤摘要】
一种三维铁电场效应晶体管存储单元、存储器及制备方法
本专利技术涉及存储器领域，尤其是涉及一种三维铁电场效应晶体管存储单元、存储器及制备方法。
技术介绍
闪存是目前主流的非易失性存储器。近年来，为了满足大量数据存储的发展需求，闪存的制造技术已从平面二维集成转为三维集成。然而，闪存存在工作电压高(通常大于10V，甚至15V)和存取速度慢(～1ms)等缺点，使得其难以满足未来信息技术的发展。因而，高速、低功耗、高可靠的新型高密度非易失性存储器备受关注和研究。铁电场效应晶体管(FeFET)是以铁电薄膜材料替代场效应晶体管(MOSFET)中的栅介质层，通过改变铁电薄膜材料的极化方向来控制沟道电流的导通和截止，从而实现信息的存储。FeFET存储器具有非易失性、低功耗、读写速度快等优点，且单元结构简单，理论存储密度大。特别地，FeFET可以实现三维集成，被认为是最有潜力的高密度新型存储器之一。目前，经过研究现有三维FeFET存储器的不足之处是：存储器的均一性和电学性能差；第二，在制备的过程中，铁电薄膜层与沟道层之间的界面缺陷较多，导致器件的疲劳性能较差，器件之间的阈值电压和亚阈值摆幅差异较大，导致存储器的可靠性差。
技术实现思路
(一)专利技术目的本专利技术的目的是提供一种三维铁电场效应晶体管存储单元、存储器及制备方法。该存储单元中，通过设置第一介质层和第二介质层，使得铁电薄膜层不与栅电极和沟道层直接接触，避免铁电薄膜中的元素扩散及其与栅电极和沟道层的界面反应，还促进铁电薄膜层中铁电相的生成，进一步保证了铁电薄膜层和存储单元的质量和性能，减小存储单元之间的差异性，提高存储器的可靠性，另外，增加第一介质层、第二介质层可以降低漏电流，进一步提高了存储器的可靠性。(二)技术方案为解决上述问题，本专利技术的第一方面提供一种三维铁电场效应晶体管存储单元，包括：栅电极层；所述栅电极层的厚度方向上设置有贯穿的第一通孔；从所述第一通孔的内壁向靠近轴线的方向上，依次覆盖有第一介质层、铁电薄膜层、第二介质层和沟道层；所述第一介质层和第二介质层均为绝缘材质，用于避免所述铁电薄膜层与所述栅电极层和沟道层接触，还使所述第一介质层和第二介质层均作为所述铁电薄膜层生长的种子层或应力调控层，促进所述铁电薄膜层中铁电相的生成，保证铁电薄膜层具备优异的铁电性能，以使所述三维铁电场效应晶体管存储单元实现存储功能。在上述存储单元中，通过加在所述栅电极层上的电压方向改变铁电薄膜层的极化方向，从而实现所述沟道层的导通和截止，进而使得所述三维铁电场效应晶体管存储单元实现存储功能。本专利技术提供的存储单元，通过第一介质层和第二介质层，隔离铁电薄膜层，避免铁电薄膜层与栅电极和沟道层直接接触，从而避免铁电薄膜中的元素扩散及其与栅电极和沟道层的界面反应，进一步保证了铁电薄膜层和存储单元的质量和性能，减小存储单元之间的差异性，提高存储器的可靠性，另外，增加第一介质层和第二介质层可以降低漏电流，进一步提高了存储器的可靠性。优选的，存储单元还包括：填充层，设置在所述沟道层的内壁上，用于填满所述第一通孔。在本专利技术提供的存储单元中，在沟道层内设置了填充层，通过填充层填满第一通孔，相比于现有技术，减少了器件中多晶沟道层的体积，可以减少沟道层中的缺陷，有助于提升器件的疲劳性能和改善器件之间的差异性。进一步优选的，沟道层的厚度不大于所述沟道层的耗尽层的厚度。优选的，第一介质层为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种；所述第二介质层为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)等中的一种或多种。优选的，铁电薄膜层为氧化铪(HfO2)、掺杂的HfO2、氧化锆(ZrO2)或掺杂的ZrO2中的一种；其中，掺杂的HfO2中掺杂的元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)等中的一种或多种。本专利技术的又一个方面，提供了一种三维铁电场效应晶体管存储器，包括：基底、公共源极、多个选择晶体管和垂直于所述基底的多组存储单元串；其中所述存储单元串由多个第一方面的三维铁电场效应晶体管存储单元串联组成；所述公共源极设置在所述基底上；每个所述选择晶体管，一端设置在所述公共源极上，另一端的表面上设置有所述存储单元串。本专利技术的另一方面，提供了一种三维铁电场效应晶体管存储器的制备方法，包括：S1，在基底上面形成公共源极；S2，在所述公共源极上形成多个选择晶体管；S3，在所述选择晶体管表面上依此交叠沉积隔离层和预设层数的栅电极层，以形成堆叠层；S4,在所述多个选择晶体管上方形成预设尺寸的第一通孔，且所述第一通孔贯穿于所述堆叠层；S5，在所述第一通孔的内壁向靠近轴线的方向上，依次沉积形成第一介质层、铁电薄膜层和第二介质层；S6，采用刻蚀法依次去除沉积在所述第一通孔的底部的第二介质层、铁电薄膜层和第一介质层，以使所述第一通孔贯穿直至所述选择晶体管的顶部；S7，在所述第二介质层的内壁上沉积预设厚度的沟道层；S8，在所述沟道层的内壁上沉积填充层以充满第一通孔。(三)有益效果本专利技术的上述技术方案具有如下有益的技术效果：本专利技术提供的存储单元中，通过设置第一介质层和第二介质层，使得铁电薄膜层不与栅电极和沟道层直接接触，避免铁电薄膜中的元素扩散及其与栅电极和沟道层的界面反应，进一步保证了铁电薄膜层和存储单元的质量和性能，减小存储单元之间的差异性，提高存储器的可靠性，另外，增加第一、第二介质层可以降低漏电流，进一步提高了存储器的可靠性。附图说明图1是本专利技术一实施方式提供的存储单元的结构示意图；图2是本专利技术一实施方式提供的存储器的结构示意图；图3是本专利技术一实施方式提供的存储器的制备方法流程示意图；图4a是本专利技术一实施方式提供的在基底上制备公共源极的示意图；图4b是本专利技术一实施方式提供的在公共源极上制备选择晶体管的示意图；图4c是本专利技术一实施方式提供的在选择晶体管上形成多个存储单元的栅电极的示意图；图4d是本专利技术一实施方式提供的在存储单元的栅电极上形成第一通孔的示意图；图4e是本专利技术一实施方式提供的形成第一介质层、铁电薄膜层和第二介质层的示意图；图4f是本专利技术一实施方式提供的形成存储单元串的示意图。附图标记：1：基底；2：公共源极；3：隔离层；4：栅电极层；5：存储单元串；6：选择晶体管；7：选择栅介质层；8：选择沟道层；9：第一介质层；10：铁电薄膜层；11：第二介质层；12：沟道层；13：填充层；1本文档来自技高网...

【技术保护点】
1.一种三维铁电场效应晶体管存储单元，其特征在于，包括：/n栅电极层(4)；/n所述栅电极层(4)的厚度方向上设置有贯穿的第一通孔(14)；/n从所述第一通孔(14)的内壁向靠近轴线的方向上，依次覆盖有第一介质层(9)、铁电薄膜层(10)、第二介质层(11)和沟道层(12)；/n所述第一介质层(9)和第二介质层(11)均为绝缘材质，用于避免所述铁电薄膜层(10)与所述栅电极层(4)和沟道层(12)直接接触，以使所述第一介质层(9)和第二介质层(11)均作为所述铁电薄膜层(10)生长的种子层或应力调控层，促进所述铁电薄膜层(10)中铁电相的生成，以使所述存储单元实现存储功能。/n

【技术特征摘要】
1.一种三维铁电场效应晶体管存储单元，其特征在于，包括：
栅电极层(4)；
所述栅电极层(4)的厚度方向上设置有贯穿的第一通孔(14)；
从所述第一通孔(14)的内壁向靠近轴线的方向上，依次覆盖有第一介质层(9)、铁电薄膜层(10)、第二介质层(11)和沟道层(12)；
所述第一介质层(9)和第二介质层(11)均为绝缘材质，用于避免所述铁电薄膜层(10)与所述栅电极层(4)和沟道层(12)直接接触，以使所述第一介质层(9)和第二介质层(11)均作为所述铁电薄膜层(10)生长的种子层或应力调控层，促进所述铁电薄膜层(10)中铁电相的生成，以使所述存储单元实现存储功能。


2.根据权利要求1所述的一种三维铁电场效应晶体管存储单元，其特征在于，还包括：
填充层(13)，设置在所述沟道层(12)的内壁上，用于填满所述第一通孔(14)。


3.根据权利要求1或2所述的一种三维铁电场效应晶体管存储单元，其特征在于，
所述沟道层(12)的厚度不大于所述沟道层(12)的耗尽层的厚度。


4.根据权利要求1或2所述的一种三维铁电场效应晶体管存储单元，其特征在于，
所述沟道层(12)为多晶硅(Si)、多晶锗(Ge)、多晶硅锗(SiGe)，或掺杂的多晶硅(Si)、掺杂的多晶锗(Ge)、掺杂的多晶硅锗(SiGe)，掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。


5.根据权利要求1或2所述的一种三维铁电场效应晶体管存储单元，其特征在于，
所述铁电薄膜层(10)为氧化铪(HfO2)、掺杂的HfO2、氧化锆(ZrO2)或掺杂的ZrO2中的一种；其中，掺杂的HfO2中掺杂的元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)等中的一种或多种。


6.根据权利要求1或2所述的一种三维铁电场效应晶体管存储单元，其特征在于，
所述第一介质层(9)为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种。


7.根据权利要求1或2所述的一种三维铁电场效应晶体管存储单元，其特征在于，
所述第二介质层(11)为...

【专利技术属性】
技术研发人员：曾斌建，周益春，廖敏，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南;43