半导体存储装置制造方法及图纸

本发明专利技术是一种半导体存储装置，具备：衬底；多个第1半导体部，沿与衬底的表面交叉的第1方向排列；第1栅极电极，沿第1方向延伸，从与第1方向交叉的第2方向与多个第1半导体部对向；第1绝缘部，设置在第1半导体部及第1栅极电极之间；第1布线，在第1方向上与第1栅极电极隔开；第2半导体部，连接于第1栅极电极的第1方向的一端及第1布线；第2栅极电极，与第2半导体部对向；及第2绝缘部，设置在第2半导体部及第2栅极电极之间。

【技术实现步骤摘要】
半导体存储装置相关申请的引用本申请以基于2019年03月22日提出申请的现有日本专利申请第2019-055014号的优先权的利益为基础，且追求该利益，将其所有内容以引用的形式包含在本文中。
以下所记载的实施方式涉及一种半导体存储装置。
技术介绍
半导体存储装置的高集成化正不断发展。
技术实现思路
一实施方式的半导体存储装置具备：衬底；多个第1半导体部，沿与衬底的表面交叉的第1方向排列；第1栅极电极，沿第1方向延伸，从与第1方向交叉的第2方向与多个第1半导体部对向；第1绝缘部，设置在第1半导体部及第1栅极电极之间；第1布线，在第1方向上与第1栅极电极隔开；第2半导体部，连接于第1栅极电极的第1方向的一端及第1布线；第2栅极电极，与第2半导体部对向；及第2绝缘部，设置在第2半导体部及第2栅极电极之间。附图说明图1是第1实施方式的半导体存储装置的示意性图。图2是第1实施方式的半导体存储装置的示意性等效电路。图3是表示第1实施方式的半导体存储装置的构成例的示意性立体图。图4是表示第1实施方式的半导体存储装置的构成例的示意性立体图。图5是表示第1实施方式的半导体存储装置的构成例的示意性立体图。图6是表示第1实施方式的半导体存储装置的构成例的示意性YZ剖视图。图7是表示第1实施方式的半导体存储装置的构成例的示意性XZ剖视图。图8是表示第1实施方式的半导体存储装置的构成例的示意性XY剖视图。图9是表示第1实施方式的半导体存储装置的构成例的示意性XY剖视图。图10是表示第1实施方式的半导体存储装置的构成例的示意性XY剖视图。图11是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图12是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图13是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图14是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图15是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图16是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图17是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图18是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图19是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图20是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图21是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图22是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图23是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图24是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图25是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图26是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图27是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图28是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图29是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图30是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图31是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图32是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图33是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图34是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图35是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图36是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图37是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图38是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图39是表示第1实施方式的半导体存储装置的构成例的制造方法的示意性剖视图。图40是表示比较例的半导体存储装置的示意性XZ剖视图。图41是表示第2实施方式的半导体存储装置的构成例的示意性YZ剖视图。图42是表示第2实施方式的半导体存储装置的构成例的示意性XZ剖视图。图43是表示第2实施方式的半导体存储装置的构成例的示意性XZ剖视图。图44是表示变化例的半导体存储装置的构成例的示意性XZ剖视图。图45是表示变化例的半导体存储装置的构成例的示意性XY剖视图。图46是表示变化例的半导体存储装置的构成例的示意性XY剖视图。图47是表示变化例的半导体存储装置的构成例的示意性XY剖视图。图48是表示变化例的半导体存储装置的构成例的示意性XY剖视图。具体实施方式以下，一边参照附图，一边对本专利技术详细地进行说明。此外，本专利技术并不受下述实施方式限定。另外，在下述实施方式中的构成要素中，包括业者可容易地假定的构成要素或实质上相同的构成要素。另外，各附图为示意图，存在省略一部分构成的情况。另外，存在对于在各实施方式中共通的部分标注共通的符号，并省略说明的情况。另外，在本说明书中，将与衬底表面平行的指定方向称为X方向，将与衬底表面平行且与X方向垂直的方向称为Y方向，将与衬底表面垂直的方向称为Z方向。另外，在本说明书中，存在如下情况：将沿着指定面的方向称为第1方向，将沿着该指定面与第1方向交叉的方向称为第2方向，将与该指定面交叉的方向称为第3方向。这些第1方向、第2方向及第3方向可与X方向、Y方向及Z方向中的任一方向对应，也可不对应。另外，在本说明书中，“上”或“下”等表达是以衬底为基准。例如，将沿着所述第1方向离开衬底的朝向称为上，将沿着第1方向接近衬底的朝向称为下。另外，在对某个构成提及下表面或下端的情况下，意思是指该构成的衬底侧的面或端部，在提及上表面或上端的情况下，意思是指该构成的与衬底相反侧的面或端部。另外，将与第2方向或第3方向交叉的面称为侧面等。另外，在本说明书中，存在如下情况：在对构成、部件等提及指定方向的“宽度”或“厚度”的情况下，意思是指通过SEM(Scanningelectronmicroscopy，扫描式电子显微镜)或TEM(Transmissionelectronmicroscopy，透射电子显微镜)等进行观察所得的截面等的宽度或厚度。[第1实施方式][构成]图1是第1实施方式的半导体存储装置的示意图。本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备：/n衬底；/n多个第1半导体部，沿与所述衬底的表面交叉的第1方向排列；/n第1栅极电极，沿所述第1方向延伸，且从与所述第1方向交叉的第2方向与所述多个第1半导体部对向；/n第1绝缘部，设置在所述第1半导体部及所述第1栅极电极之间；/n第1布线，在所述第1方向上与所述第1栅极电极隔开；/n第2半导体部，连接于所述第1栅极电极的所述第1方向的一端及所述第1布线；/n第2栅极电极，与所述第2半导体部对向；及/n第2绝缘部，设置在所述第2半导体部及所述第2栅极电极之间。/n

【技术特征摘要】
20190322 JP 2019-0550141.一种半导体存储装置，具备：
衬底；
多个第1半导体部，沿与所述衬底的表面交叉的第1方向排列；
第1栅极电极，沿所述第1方向延伸，且从与所述第1方向交叉的第2方向与所述多个第1半导体部对向；
第1绝缘部，设置在所述第1半导体部及所述第1栅极电极之间；
第1布线，在所述第1方向上与所述第1栅极电极隔开；
第2半导体部，连接于所述第1栅极电极的所述第1方向的一端及所述第1布线；
第2栅极电极，与所述第2半导体部对向；及
第2绝缘部，设置在所述第2半导体部及所述第2栅极电极之间。


2.根据权利要求1所述的半导体存储装置，其中
所述第1布线沿所述第2方向、以及与所述第1方向及所述第2方向交叉的第3方向中的一方向延伸，且
所述第2栅极电极沿所述第2方向及所述第3方向中的另一方向延伸。


3.根据权利要求1所述的半导体存储装置，其
具备在与所述第1方向及所述第2方向交叉的第3方向上隔开的第1接点及第2接点，
所述第1半导体部
沿所述第3方向延伸，且
具备连接于所述第1接点的第1部分、
连接于所述第2接点的第2部分、及
设置在所述第1部分及所述第2部分之间的第3部分，
所述第1栅极电极与所述第1半导体部的第3部分对向。


4.根据权利要求1所述的半导体存储装置，其具备：
所述多个第1半导体部，沿与所述第1方向及所述第2方向交叉的第3方向延伸；
多个第3半导体部，在所述第2方向上与所述多个第1半导体部相邻，沿所述第1方向排列，沿所述第3方向延伸；
多个第4半导体部，在所述第2方向上与所述多个第3半导体部相邻，沿所述第1方向排列，沿所述第3方向延伸；
所述第1栅极电极，设置在所述第1半导体部及所述第3半导体部之间；
第3栅极电极，设置在所述第1半导体部及所述第3半导体部之间，在所述第3方向上与所述第1栅极电极相邻；及
第4栅极电极，设置在所述第3半导体部及所述第4半导体部之间，且以在所述第3方向上的位置成为所述第1栅极电极在所述第3方向上的位置及所述第3栅极电极在所述第3方向上的位置之间的方式设置。


5.根据权利要求4所述的半导体存储装置，其具备：
第2布线，在所述第3方向上与所述第1布线相邻，在所述第1方向上与所述第4栅极电极隔开；
第5半导体部，连接于所述第4栅极电极的所述第1方向的一端及所述第2布线；
第5栅极电极，与所述第5半导体部对向；
第3绝缘部，设置在所述第5半导体部及所述第5栅极电极之间；
第3布线，在所述第3方向上与所述第2...

【专利技术属性】
技术研发人员：佐久间悠，宫川英典，藤井章辅，佐久间究，荒井史隆，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP